计算机原理第十二章第一—四节“ALU设计”的相关内容

发布时间:2024-02-08 09:02:36浏览次数:14
计算机原理辅导资料十七主 题:第十二章第一—四节“ALU 设计”的相关内容。一、学习要求了解 ALU 设计的相关知识。二、主要内容(一)ALU算术逻辑单元(Arithmec Logic Unit, ALU)是中央处理器(CPU)的执行单元,是所有中央处理器的核心组成部分,由"And Gate" 和"Or Gate"构成的算术逻辑单元,主要功能是进行二进制的算术运算,如加减乘(不包括整数除法)。基本上,在所有现代 CPU 体系结构中,二进制都以二补数的形式来表示。计算机中执行各种算术和逻辑运算操作的部件。运算器的基本操作包括加、减、乘、除四则运算,与、或、非、异或等逻辑操作,以及移位、比较和传送等操作,亦称算术逻辑部件( ALU)。计算机运行时,运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器;处理后的结果数据通常送回存储器,或暂时寄存在运算器中。数据运算器的处理对象是数据,所以数据长度和计算机数据表示方法,对运算器的性能影响极大。70 年代微处理器常以 1 个、4 个、8 个、16 个二进制位作为处理数据的基本单位。大多数通用计算机则以 16、32、64 位作为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位,则称为串行运算器。有的运算器一次可处理几位 (通常为 6或 8 位),一个完整的数据分成若干段进行计算,称为串 并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据,如半字长运算、双倍字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定,称为变字长运算。按照数据的不同表示方法,可以有二进制运算器、十进制运算器、十六进制运算器、定点整数运算器、定点小数运算器、浮点数运算器等。按照数据的性质,有地址运算器和字符运算器等。操作运算器能执行多少种操作和操作速度,标志着运算器能力的强弱,甚至标志着计算机本身的能力。运算器最基本的操作是加法。一个数与零相加,等于简单地传送这个数。将一个数的代码求补, 与另一个数相加,相当于从后一个数中减去前一个数。将两个数相减可以比较它们的大小。左右移位是运算器的基本操作。在有符号的数中,符号不动而只移数据位,称为算术移位。若数据连同符号的所有位一齐移动,称为逻辑移位。若将数据的最高位与最低位链接进行逻辑移位,称为循环移位。运算器的逻辑操作可将两个数据按位进行与、或、异或,以及将一个数据的各位求非。有的运算器还能进行二值代码的 16 种逻辑操作。寄存器连线面乘、除法操作较为复杂。很多计算机的运算器能直接完成这些操作。乘法操作是以加法操作为基础的,由乘数的一位或几位译码控制逐次产生部分积,部分积相加得乘积。除法则又常以乘法为基础,即选定若干因子乘以除数,使它近似为 1,这些因子乘被除数则得商。没有执行乘法、除法硬件的计算机可用程序实现乘、除,但速度慢得多。有的运算器还能执行在一批数中寻求最大数,对一批数据连续执行同一种操作,求平方根等复杂操作。(二)三种基本逻辑操作及布尔代数的基本公式 1.布尔代数有三种基本逻辑操作1)“与”(逻辑乘,符号•):当且仅当 X,Y 均为“1”时,_其逻辑乘 X•Y 才为“1”,否则为“0”。2)“或”(逻辑加,符号+):只要 X,Y 任一(或者同时)为“1”时,其逻辑加 X+Y 即为“1”,否则为“0”。3)“非”(求反,符号-):当 X 为“1”时,X 即为“0”;当 X 为“0”时,X 即为“1”。基本公式 : 2.逻辑函数的化简 将一个逻辑函数变成一个形式更简单、与之等效的逻辑函数,称为化简。由于每个逻辑表达式是和一个逻辑电路相对应的,因此表达式的化简也就能减少实现它的电路所用元件。常用的化简方法有两种:代数化简法和卡诺图化简法。1)代数化简法是直接利用布尔代数的基本公式和规则进行化简的一种方法。2)卡诺图化简法 卡诺图化简法是借助于卡诺图的一种几何化简法。代数化简法技巧性强,化简的结果是否最简不易判断;而卡诺图化简法是一种肯定能得到最简结果的方法,但是它只适用于变量较少的情况。 由全部变量或其反变量形成的逻辑乘积项称为最小项,对 n 个变量,共有 2n 个最小项。卡诺图是一种直观的平面方块图。它将平面划分为 2n 个小格,用来表示 n 个变量的全部 2n 个最小项。3.逻辑门的实现 任何复杂的逻辑运算都可通过基本逻辑操作“与”、“或”、“非”来实现。实现这三种基本逻辑操作的电路是三种基本逻辑门电路:“与”门、“或”门、“非”门(反相门)。把这三种基本逻辑门串联组合,可形成实现“与非”、“或非”、“与或非”、“异或”、“同或”功能的与非门、或非门、与或非门、异或门、同或门(异或非门)。(三)运算方法实现运算器的操作,特别是四则运算,必须选择合理的运算方法。它直接影响运算器的性能,也关系到运算器的结构和成本。另外,在进行数值计算时,结果的有效数位可能较长,必须截取一定的有效数位,由此而产生最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。运算器包括寄存器、执行部件和控制电路 3 个部分。在典型的运算器中有 3 个寄存器:接收并保存一个操作数的接收寄存器;保存另一个操作数和运算结果的累加寄存器;在进行乘、除运算时保存乘数或商数的乘商寄存器。执行部件包括一个加法器和各种类型的输入输出门电路。控制电路按照一定的时间顺序发出不同的控制信号,使数据经过相应的门电路进入寄存器或加法器,完成规定的操作。为了减少对存储器的访问,很多计算机的运算器设有较多的寄存器,存放中间计算结果,以便在后面的运算中直接用作操作数。为了提高运算速度,某些大型计算机有多个运算器。它们可以是不同类型的运算器,如定点加法器、浮点加法器、乘法器等,也可以是相同类型的运算器。编辑本段运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件。相对控制器而言,运算器接受控制器的命令而进行动作,即运算器所进行的全部操作都是由控 制器发出的控制信号来指挥的所以它是执行部件。三、习题(一)选择题1. 计算机系统的逻辑运算主要有( )。A.逻辑非B.逻辑加C.逻辑乘 D.逻辑异答案:ABCD2. 地址映射方式有( )几种。A.全相联方式B.直接方式C.间接方式 D.组相联方式答案:ABD3. 闪速存储器有三个主要的基本操作,它们是编程操作和( )。A.读取操作B.改写操作C.连接操作D.擦除操作答案:AD(二)简答题1.简单了解硬连线控制器。答: 硬连线控制器,是由基本逻辑电路组成的,对指令中的操作码进行译码, 并产生相应的时序控制信号的部件,又称组合逻辑控制器。硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中 央处理器”条目中的控制器部分)。其中操作控制部件用来产生各种操作控制命令,它根据指令要求和指令流程,按照一定顺序发出各种控制命令。操作控制部件的输人信号有 :指令译码器的输出信号、时序信号和运算结果标志状态信号等。设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式,可采用由基本逻辑电路(与门、或门、与非门等)组成的逻辑网络来实现。也可采用可编程逻辑器件 PLD 来实现。PLD 的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应,为设计组合逻辑控制器提供了一种理想器件。80 年代出现的通用阵列逻辑电路具有与可编程逻辑器件 PLD 类似的结构,它不但可编程并且是可擦除的,为设计提供了更大的灵活性。 组合逻辑控制器的最大优点是速度快。但因其 线路复杂而且不规整,不便于调试、维护、修改,也不便于仿真不同的机器的指令集。2. 简述布尔代数有三种基本逻辑操作。答:与操作、或操作、非操作
文档格式: docx,价格: 5下载文档
返回顶部