《数字电子技术》 年  月期末考试指导一、考试说明（一）说明满分为 100 分，考试时间为 90 分钟, 考试形式为闭卷。（二）题型及各题型所占分数和相应的答题技巧1．解答题（共 6 大题，总计 100 分）答题技巧：抓住主要考察的知识点，尽量规范、清晰的书写，回答要有条理，注意答案的完整性，对于有多问的，要按题目顺序依次作答。二、复习重点内容第一章 逻辑代数基础知识1、二进制数表示法（1）十进制数（Decimal）-- 逢十进一数码：0 ~ 9 位权： （2）二进制数（Binary） -- 逢二进一数码：0，1 位权： （3）几种常用进制数之间的转换①十-二转换：整数部分转换：“除 2 取余”法 快速转换法：拆分法( 26 )10 = 16 + 8 + 2 = 24 +23 + 21= ( 1 1 0 1 0 )2小数部分转化：“乘 2 取整”法（0.723）10（）（误差不大于 ）10i=1×104+2×103+3×102+4×101+5×100( 12345 )10( 143 . 75 )10=1×102+4×101+3×100+7×10−1+5×10−22i=1×23+0×22+1×21+1×20( 1011 ) 2=1×22+0×21+1×20+1×2−1+1×2−2( 101 . 11 ) 2(157 )10=(10011101)2 （2）工作原理 CP = 0主触发器保持不变；从触发器的状态决定于主触发器 QnM 。 CP = 1从触发器保持原来状态不变，D 信号进入主触发器。但这时主触发器只跟随而不封锁。 主触发器跟随 D 变化! CP 下降沿时刻主触发器锁存 CP 下降时刻 D 的值，即： 随后将该值送入从触发器，即： , CP 下降沿过后的情况主触发器锁存 CP 下降沿时刻 D 的值不变，所以从触发器的状态保持不变。综上： 下降沿时刻有效（3）异步输入端的作用D — 同步输入端，受时钟 CP 同步控制 — 异步输入端，不受时钟 CP 控制（4）波形2、边沿 JK 触发器（1）电路组成及符号MQ D, Q D Q D QMn+1=DQn+1=DRD、 SD （2）工作原理J K是冗余项，所以 ，CP 下降沿有效。（3）波形图第五章 时序逻辑电路 1、同步时序电路的基本分析方法同步时序电路的分析就是根据给定的同步时序电路，通过列写方程，分析计算在时钟信号和输入信号的作用下，电路状态的转换规律以及输出信号的变化规律，最后说明该电路完成的逻辑功能。 （1）分析步骤 ① 列写各触发器的驱动方程：输入端的表达式，如 T、J、K、D。时序电路的输出方程：组合电路的输出。② 求触发器的状态方程：根据特性方程③ 作状态转换表或状态转换图：描述输入与状态转换关系的表格或图形④ 作时序图：画出时钟脉冲作用下的输入、输出波形图⑤ 描述时序电路的逻辑功能2、同步时序电路的基本设计方法（1）设计步骤① 给定逻辑功能② 建立原始状态图③ 原始状态表④ 状态简化求最小化状态表 ⑤ 状态编码⑦ 选触发器类型，求驱动方程、输出方程⑧ 画逻辑电路图⑨ 画全状态图，检查设计⑩ 如不符合要求，重新设计3、N 进制计数器（重点理解，必须能够绘制任意机制计数器连线图）（1）方法 用触发器和门电路设计 用集成计数器构成：用清零端和置数端实现归零，从而获得按自然态序进行计数的N 进制计数器。（M=24或 M=10）（2）利用同步清零或置数端获得 N 进制计数思路：当 M 进制计数到 SN –1 后使计数回到 S0 状态步骤： 写出状态 SN –1 的二进制代码； 求归零逻辑表达式；! 画连线图。例如：利用  的同步清零功能来绘制六进制计数器的连线图：解： -， 的 同步清零功能， 选择 状态进 行译码 ，，连线图如下：（3）利用异步清零或置数端获得 N 进制计数思路：当计数到 SN 时，立即产生清零或置数信号，使返回 S状态。（瞬间即逝）步骤： 写出状态 SN 的二进制代码；! 求归零逻辑表达式；! 画连线图。例如，利用  的异步清零功能来绘制六进制计数器的连线图：解：M=6， 的异步清零，选择 状态进行译码，对于 74290 置零端，取 ，连线图如下： 三、重点习题一、将七进制数(365)7 转化为对应五进制数。二、将下列逻辑函数转换为指定的表达式。、展开成最小项表达式：、用公式法将下列逻辑函数化简为最简与或表达式。、用图形法将下面具有约束条件 的函数化简成为最简与或表达式：三、&&$ 门电路和 -./ 门电路的输入特征有何区别？为什么 -./ 电路的输入端不允许悬空，而 &&$ 电路的输入端不准串接大电阻？ 四、用与非门设计一个组合电路，其输入是  位二进制数，当该数大于或等于 时输出为 ，否则输出为 。五、边沿 01 触发器及 2、0、1 的波形如下图所示，试画出对应 、 的波形。 六、试分析下图所示的逻辑电路，画出状态转换图和工作波形图，并指出是几进制计数器。四、重点习题参考答案（答案仅供参考）一、【答题方法】可先将七进制数转换为十进制数，再转为五进制数解34545二、【答题方法】按照讲义中第一章逻辑函数的化简方法作答。、展开成最小项表达式：解： 、用公式法将下列逻辑函数化简为最简与或表达式。解：、用图形法将下面具有约束条件 的函数化简成为最简与或表达式：解：该逻辑函数卡诺图如下： 合并最小项，可得：三、【答题方法】参照第二章后三节 CMOS 电路及 TTL 电路相关内容作答。答： -./ 电路时电压控制器件，输入电阻极高，静态情况下，栅极电流可以忽略，而且 -./ 管存在以 /.为介质的输入电容，介质薄，很容易被击穿；而 &&$ 电路是电流控制器件，输入电阻有限，输入高电平或低电平时均有近毫安级电流，特别是输入电流高达十几个毫安。 -./ 电路输入电容介质极薄，所以只要积累少量电荷就能形成高电压，容易将介质击穿，造成器件损坏，所以 -./ 电路中的输入端不能悬空。&&$ 电路输入端有较大输入电流，所以串接大电阻时会在电阻上形成较大电压，足以改变传输电压的逻辑，所以 &&$ 电路输入端不准接大电阻。四、【答题方法】解：输入  位二进制数用 表示，输出信号用 6 表示，根据题意可直接画出如下卡诺图： 合并最小项，或加卡诺图的输出函数最简与非式：画逻辑电路图：五、【答题方法】解：01 触发器状态方程波形图：六、【答题方法】解： 考试指导使用说明：本考试指导只适用于 201803 学期 6 月期末考试使用，包括正考和重修。指导中的章节知识点涵盖考试所有内容，给出的习题为考试类型题，习题答案要点只作为参考，详见课程讲义或课程 ppt。在复习中有任何问题请到课程答疑区咨询。祝大家考试顺利！ 快速转换法：拆分法（0.723）10= 2-1 +2-3 + 2-4 +2-5 （），转换误差②二-十转换：将二进制数按位权展开后相加 2、逻辑函数的化简方法（1）逻辑函数的标准与或式和最简式 ①标准与或表达式：标准与或式就是最小项之和的形式②最小项最小项的概念：包括所有变量的乘积项，每个变量均以原变量或反变量的形式出现一次。最小项的性质：(1) 任一最小项，只有一组对应变量取值使其值为 1； (2) 任意两个最小项的乘积为 0 ； (3) 全体最小项之和为 1 。最小项是组成逻辑函数的基本单元：任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。最小项的编号：把与最小项对应的变量取值当成二进制数，与之相应的十进制数，就是该最小项的编号，用 mi 表示。（2）逻辑函数的最简表达式①最简与或式：乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或表达式。例： ② 最简与非 – 与非式：非号最少，每个非号下面相乘的变量个数也最少的与非 - 与非式。例：CAABY  ③ 最简或与式：括号个数最少，每个括号中相加的变量的个数也最少的或与式。例： ④ 最简或非–或非式：非号个数最少，非号下面相加的变量个数也最少的或非 – 或非式。例： =1×22+0×21+1×20+1×2−1+1× 2−2(101.11)2=4+1+0. 5+0 . 25=(5 . 75)10Y = AB+ A C+BC +BCD= AB+A C+BC= AB+A C= AB⋅A CY = AB+ A CY = A B+ A C= ( A +B )( A+C )=A B⋅A CY = A B+ A CY = AB+ A C )()( CA BAY  ⑤ 最简与或非式：非号下面相加的乘积项的个数最少，每个乘积项中相乘的变量个数也最少的与或非式。例： 结论：只要得到函数的最简与或式，再用摩根定理进行适当变换，就可以获得其它几种类型的最简式。而最简与或式一般需要经过化简才能求得。（3）逻辑函数的公式化简法1) 0-1 律：A·1=A, A·0=0；A+0=A；A+1=1。2) 互补律：AA=0；A+A=1。3) 重叠律：A A= A；A+A=A。4) 交换律：AB=BA；A+B=B+A。5) 结合律：A（BC）=(AB)C；A+(B+C)=(A+B)+C。6) 分配率：A(B+C)=AB+AC；A+B·C=(A+B)+C。7) 反演律：AB=A+B；A +B= A B8) 吸收律：A(A+B)=A，A(A+C)(B+C)=(A+B)(+CA)；A+AB=A，A+AB=A+B，AB+AC+BC=AB+AC。9) 还原率A= A并项法: 配项消项法： （4）逻辑函数的图形化简法① 逻辑变量的卡诺图(Karnaugh maps) 卡诺图：最小项方格图(按循环码排列)二变量的卡诺图：四个最小项三变量的卡诺图：八个最小项= A+B+ A+CY = AB+ A CY = A+B+ A +C= A B+ A CAB+ A B=AA + A B= A+BAB+ A C +BC= AB+A C 逻辑相邻：两个最小项只有一个变量不同逻辑相邻的两个最小项可以合并成一项，并消去一个因子。如：卡诺图的实质：四变量的卡诺图：十六个最小项五变量的卡诺图：三十二个最小项当变量个数超过六个以上时，无法使用图形法进行化简。变量卡诺图的特点：用几何相邻表示逻辑相邻化简方法：逻辑相邻的两个最小项可以合并成一项，并消去一个因子。变量卡诺图中最小项合并的规律：(1) 两个相邻最小项合并可以消去一个因子(2) 四个相邻最小项合并可以消去两个因子(3) 八个相邻最小项合并可以消去三个因子总结：2n 个相邻最小项合并可以消去 n 个因子。② 逻辑函数的卡诺图逻辑函数卡诺图的画法A B C +A BC= A C ⅰ 根据函数的变量个数画出相应的卡诺图。ⅱ 在函数的每一个乘积项所包含的最小项处都填 1 ，其余位置填 0 或不填。逻辑函数卡诺图的特点优点：用几何位置的相邻，形象地表达了构成函数的各个最小项在逻辑上的相邻性。 缺点：当函数变量多于六个时，画图十分麻烦，其优点不复存在，无实用价值。③ 用卡诺图化简逻辑函数 画包围圈的原则： ⅰ 先圈孤立项，再圈仅有一种合并方式的最小项。 ⅱ 圈越大越好，但圈的个数越少越好。 ⅲ 最小项可重复被圈，但每个圈中至少有一个新的最小项。 ⅳ 必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式。（4）具有约束的逻辑函数的化简① 约束的概念和约束条件约束：输入变量取值所受的限制约束项：不会出现的变量取值所对应的最小项。约束条件：由约束项相加所构成的值为 0 的逻辑表达式。 约束条件的表示方法在真值表和卡诺图上用叉号( )╳ 表示。在逻辑表达式中，用等于 0 的条件等式表示。③ 具有约束的逻辑函数的化简化简具有约束的逻辑函数时，如果充分利用约束条件，可以使表达式大大化简。 约束条件在化简中的应用在公式法中的应用：可以根据化简的需要加上或去掉约束项。在图形法中的应用：根据卡诺图的特点（逻辑相邻，几何也相邻），在画包围圈时包含或去掉约束项，使函数最简。 变量互相排斥的逻辑函数的化简互相排斥的变量：在一组变量中，只要有一个变量取值为 1，则其他变量值就一定是0。第二章 门电路1、半导体三极管的开关特性（1）静态特性电流控制型1）结构、符号和输入、输出特性 结构示意图和符号  输入特性 !输出特性  2）半导体三极管的开关应用 "#"$%发射结反偏，& 截止"#"$%发射结正偏，& 导通饱和导通条件：（2）动态特性iB≈0 iC≈0uO≈VCC=12 V 三极管饱和程度↑'()*+第三章 组合逻辑电路1、组合电路的基本分析方法（1）分析方法：（2）分析目的： ① 确定输入变量不同取值时功能是否满足要求； ② 变换电路的结构形式(如：与或→与非-与非)； ③ 得到输出函数的标准与或表达式，以便用 MSI、LSI 实现； ④ 得到其功能的逻辑描述，以便用于包括该电路的系统分析。2、组合电路的基本设计方法（1）设计方法 （2）逻辑抽象： ① 根据因果关系确定输入、输出变量 ② 状态赋值 — 用 0 和 1 表示信号的不同状态 ③ 根据功能要求列出真值表化简或变换：根据所用元器件(分立元件 或 集成芯片)的情况将函数式进行化简或变换。3、集成 3 线 – 8 线译码器 -- 74LS138（1）引脚排列图 （2）功能示意图 输入选通控制端：S1、¯S2、¯S3当S1=0 或¯S2+¯S3=1芯片禁止工作当 芯片正常工作4、用数据选择器实现组合逻辑函数数据选择器能够从多路数据输入中选择一路作为输出的电路。（1）基本原理选择器输出为标准与或式，含地址变量的全部最小项。而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。例如4 选 1：Y =D0¯A1¯A0+ D1¯A1A0+ D2A1¯A0+D3A1A0（2）基本步骤：1) 根据 n = k - 1 确定数据选择器的规模和型号(n —选择器地址码，k —函数的变量个数)2) 写出函数的标准与或式和选择器输出信号表达式3) 对照比较确定选择器各个输入变量的表达式4) 根据采用的数据选择器和求出的表达式画出连线图。5、用二进制译码器实现组合逻辑函数（1）基本原理二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。（2）基本步骤1) 选择集成二进制译码器2) 写函数的标准与非-与非式3) 确认变量和输入关系4) 画连线图第四章 触发器1、边沿 D 触发器（1）电路组成及逻辑符号且 SSS