数字电子技术模拟题答案

发布时间:2023-11-25 10:11:06浏览次数:45
中国地质大学(北京)继续教育学院《数字电子技术》模拟题一,选择题1.下列选项中,叙述不正确的是().A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[答案]:B2.下列选项中,叙述不正确的是().A.任意两个不同的最小项之积,值恒为 0.B.RAM 的特点是一旦停电,所存储的内容不会丢失.C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等.D.单向导电特性是半导体二极管最显著的特点.[答案]:B3.要产生 10 个顺序脉冲,若用四位双向移位寄存器 CT74LS194 来实现,需()片.A.3B.4C.5D.10[答案]:A4.余 3 码 10001000 对应的 2421 码为().A.1010101B.10000101C.10111011D.11101011[答案]:C5.8 位移位寄存器,串行输入时经()个脉冲后,8 位数码全部移入寄存器中.A.1B.2C.4D.8[答案]:D6.A+BC=().A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C7.EEPROM 是指().A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[答案]:D第 1 页(共 17 页) 中国地质大学(北京)继续教育学院[答案]:A66.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为 0B.同时为 1C.同时改变D.同时作用[答案]:C67.4 线-16 线译码器有()输出信号.A.1B.4C.8D.16[答案]:D68.8 线—3 线优先编码器的输入为 I0—I7,当优先级别最高的 I7 有效时,其输出的值是().A.111B.10C.0D.101[答案]:C69.在何种输入情况下,”与非”运算的结果是逻辑 0.()A.全部输入是 0B.任一输入是 0C.仅一输入是 0D.全部输入是 1[答案]:D70.补码 1.1000 的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1000[答案]:D71.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态.[答案]:A72.多谐振荡器可产生().A.正弦波B.矩形脉冲C.三角波D.锯齿波[答案]:B73.多谐振荡器有().第 10 页(共 17 页) 中国地质大学(北京)继续教育学院A.两个稳定状态B.一个稳定状态,一个暂稳态C.两个暂稳态D.记忆二进制数的功能[答案]:C74.多谐振荡器与单稳态触发器的区别之一是().A..前者有 2 个稳态,后者只有 1 个稳态B..前者没有稳态,后者有 2 个稳态C.前者没有稳态,后者只有 1 个稳态D.两者均只有 1 个稳态,但后者的稳态需要一定的外界信号维持[答案]:C75.一个触发器可记录一位二进制代码,它有()个稳态.A.0B.2C.1D.4[答案]:B76.卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系表示逻辑上的相邻.A.二进制码B.循环码C.ASCII 码D.十进制码[答案]:B77.标准或-与式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[答案]:B78.逻辑函数的表示方法中具有唯一性的是().A.真值表B.表达式C.逻辑图D.状态图[答案]:A79.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为 1C.令函数值为 0D.根据化简的需要令函数值为 0 或者 1[答案]:D80.时序逻辑电路的一般结构由组合电路与()组成.A.全加器第 11 页(共 17 页) 中国地质大学(北京)继续教育学院B.存储电路C.译码器D.选择器[答案]:B二,判断题1.”0”的补码只有一种形式.[答案]:T2.构成一个 7 进制计数器需要 3 个触发器[答案]:T3.8421 码 1001 比 0001 大.[答案]:T4.A/D 转换器的功能是将数字量转换成模拟量.[答案]:F5.A+AB=A+B[答案]:F6.CMOS 与非门的未用输入端应连在高电平上.[答案]:T7.D 触发器的特性方程为 Qn+1=D,与 Qn 无关,所以它没有记忆功能.[答案]:F8.Mealy 型时序电路:电路输出是输入变量与触发器状态的函数.[答案]:T9.输出与输入有直接的关系,输出方程中含输入变量的是 Moore 型时序电路.[答案]:F10.在同步时序电路的设计中,若最简状态表中的状态数为 2N,而又是用 N 级触发器来实现其电路,则不需检查电路的自启动性.[答案]:T11.利用反馈归零法获得 N 进制计数器时,若为异步置零方式,则状态 SN 只是短暂的过渡状态,不能稳定而是立刻变为 0 状态.[答案]:T12.PAL 的每个与项都一定是最小项.[答案]:F13.PAL 和 GAL 都是与阵列可编程,或阵列固定.[答案]:T14.PROM 不仅可以读,也可以写(编程),则它的功能与 RAM 相同.[答案]:F15.PROM 的或阵列(存储矩阵)是可编程阵列.[答案]:T16.ROM 的每个与项(地址译码器的输出)都一定是最小项.[答案]:T17.ROM 和 RAM 中存入的信息在电源断掉后都不会丢失.[答案]:F18.RS 触发器的输出状态 QN+1 与原输出状态 QN 无关.[答案]:F19.八进制数(8)8 比十进制数(8)10 小.第 12 页(共 17 页) 中国地质大学(北京)继续教育学院[答案]:F20.Moore 型时序电路:电路输出仅仅是触发器状态的函数.[答案]:T21.RAM 由若干位存储单元组成,每个存储单元可存放一位二进制信息.[答案]:T22.电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移.[答案]:T23.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号.[答案]:T24.反码和补码均可实现将减法运算转化为加法运算.[答案]:F25.环形计数器如果不作自启动修改,则总有孤立状态存在.[答案]:T26.用或非门可以实现 3 种基本的逻辑运算.[答案]:T27.由或非门构成的基本 RS 触发器输入端 RS 为 10 时,次态为 1.[答案]:F28.计数器的模是指对输入的计数脉冲的个数.[答案]:F29.计数器的模是指构成计数器的触发器的个数.[答案]:F30.并行加法器采用先行进位(并行进位)的目的是提高运算速度.[答案]:F31.在系统可编程逻辑器件 ISP-PLD 不需编程器就可以高速而反复地编程,则它与 RAM 随机存取存储器的功能相同.[答案]:F32.逻辑变量的取值,1 比 0 大.[答案]:F33.若逻辑方程 AB=AC 成立,则 B=C 成立.[答案]:F34.在若干个逻辑关系相同的与-或表达式中,其中包含的与项数最少,且每个与项中变量数最少的表达式,称最小项表达式.[答案]:F35.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.[答案]:F36.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件.[答案]:T37.计数器除了能对输入脉冲进行计数,还能作为分频器用.[答案]:T38.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.[答案]:T39.计数模为 2n 的扭环计数器所需的触发器为 n 个.[答案]:T40.采用奇偶校验电路可以发现代码传送过程中的所有错误.第 13 页(共 17 页) 中国地质大学(北京)继续教育学院[答案]:F三,问答题1.TTL 与非门闲置的输入端能否悬空处理?CMOS 与非门呢?[答案]:TTL 与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理:而 CMOS 与非门闲置的输入端是不允许悬空处理的.2.在数字系统中为什么要采用二进制?[答案]:1.可行性采用二进制,只有 0 和 1 两个状态,需要表示 0,1 两种状态的电子器件很多,如开关的接通和断开,晶体管的导通和截止,磁元件的正负剩磁,电位电平的高与低等都可表示 0,1 两个数码.使用二进制,电子器件具有实现的可行性.2.简易性二进制数的运算法则少,运算简单,使计算机运算器的硬件结构大大简化(十进制的乘法九九口诀表 55 条公式,而二进制乘法只有 4 条规则).3.逻辑性由于二进制 0 和 1 正好和逻辑代数的假(false)和真(true)相对应,有逻辑代数的理论基础,用二进制表示二值逻辑很自然.3.时序逻辑电路的基本单元是什么?组合逻辑电路的基本单元又是什么?[答案]:时序逻辑电路的基本单元是触发器,组合逻辑电路的基本单元是门电路.4.试述卡诺图化简逻辑函数式的步骤.[答案]:利用卡诺图化简逻辑函数式的步骤:1.根据变量的数目,画出相应方格数的卡诺图;2.根据逻辑函数式,把所有为”1”的项画入卡诺图中;3.用卡诺圈把相邻最小项合并,合并时就遵照卡诺圈最大优化原则;4.根据所圈的卡诺圈,消除圈内全部互非的变量,每一个圈作为一个”与”项,将各”与”项相或,即为化简后的最简与或表达式.5.在时钟脉冲 CP=1 期间,触发器的输出随输入发生多次翻转的现象是什么?抑制空翻的最好措施是什么?[答案]:在时钟脉冲 CP=1 期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.6.分析组合逻辑电路目的是什么?有几个步骤?[答案]:分析组合逻辑电路,目的就是清楚该电路的功能.分析步骤一般有以下几个步骤:1.根据已知逻辑电路图写出相应逻辑函数式:2.对写出的逻辑函数式进行化简.如果从最简式中可直接看出电路功能,则以下步骤可省略:3.根据最简逻辑式写出相应电路真值表,由真值表输出,输入关系找出电路的功能:4.指出电路功能.第 14 页(共 17 页) 中国地质大学(北京)继续教育学院8.下列说法正确的是()A.JK 之间有约束B.主从 JK 触发器的特性方程是 CP 上升沿有效.C.主从 JK 触发器没有空翻现象D.JK 之间没有约束[答案]:C9.要使 JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D10.n 位触发器构成的扭环形计数器,其无关状态数有()个.A.2n-nB.2n-2nC.2nD.2n-1[答案]:B11.N 个触发器可以构成能寄存()位二进制数码的寄存器.A.NB.N+1C.N-1D.2N[答案]:A12.OC 门在使用时须在()之间接一个电阻.A.输出与地B.输出与电源C.输出与输入D.输入与电源[答案]:B13.当用专用输出结构的 PAL 设计时序逻辑电路时,必须还要具备有().A.触发器B.晶体管C.MOS 管D.电容[答案]:A14.欲将容量为 128×8 的 RAM 扩展为 1024×8,则需要控制各片选端的辅助译码器的输出端数为().A.1B.2C.3D.8[答案]:D15.若在编码器中有 50 个编码对象,则要求输出二进制代码位数为()位.第 2 页(共 17 页) 中国地质大学(北京)继续教育学院A.5B.6C.10D.50[答案]:B16.存储 8 位二进制信息要()个触发器.A.4B.8C.2D.16[答案]:B17.触发器有两个稳态,存储 8 位二进制信息要()个触发器.A.2B.8C.16D.32[答案]:B18.随机存取存储器 RAM 中的内容,当电源断掉后又接通,存储器中的内容().A.不确定B.保持不变C.全部为 0D.全部改变[答案]:A19.只读存储器 ROM 在运行时具有()功能.A.读/无写B.读写C.无读/写D.无读/无写[答案]:A20.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[答案]:A21.求一个逻辑函数 F 的对偶式,不可将 F 中的().A.”·”换成”+”,”+”换成”·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中”0”换成”1”,”1”换成”0”[答案]:B22.欲设计 0,1,2,3,4,5,6,7 这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器.A.2第 3 页(共 17 页) 中国地质大学(北京)继续教育学院B.3C.4D.8[答案]:B23.对于四位二进制译码器,其相应的输出端共有().A.4 个B.16 个C.8 个D.10 个[答案]:B24.函数 F(A,B,C)=AB+BC+AC 的最小项表达式为().A.(A,B,C)=∑m(3,5,6,7)B.F(A,B,C)=∑m(0,2,3,4C.F(A,B,C)=∑m(0,2,4)D.F(A,B,C)=∑m(2,4,6,7)[答案]:C25.在何种输入情况下,”或非”运算的结果是逻辑 1.()A.全部输入是 0B.全部输入是 1C.任一输入为 0,其他输入为 1D.任一输入为 1[答案]:A26.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器.A.9B.20C.4D.5[答案]:B27.一个容量为 512×1 的静态 RAM 具有().A.地址线 9 根,数据线 1 根B.地址线 1 根,数据线 9 根C.地址线 512 根,数据线 9 根D.地址线 9 根,数据线 512 根[答案]:A28.以下参数不是矩形脉冲信号的参数().A.周期B.占空比C.脉宽D.扫描期[答案]:D29.相同为”0”不同为”1”它的逻辑关系是().A.异或逻辑B.与逻辑C.或逻辑第 4 页(共 17 页) 中国地质大学(北京)继续教育学院D.同或逻辑[答案]:A30.下列四种类型的逻辑门中,可以用()实现三种基本运算.A.与门B.或门C.非门D.与非门[答案]:D31.下列说法正确的是()A.多谐振荡器有两个稳态B.多谐振荡器有三个稳态C.多谐振荡器有一个稳态和一个暂稳态D.多谐振荡器有两个暂稳态[答案]:D32.555 定时器的阈值为().A.1/3VCCB.2/3VCCC.1/3VCC 和 2/3VCCD.1/3VCC 和 VCC[答案]:C33.555 定时器构成施密特触发器时,其回差电压为().A.VCCB.1/2VCCC.2/3VCCD.1/3VCC[答案]:D34.十进制数 25 用 8421BCD 码表示为().A.10101B.00100101C.100101D.10101[答案]:B35.余 3 码 01111001 对应的 8421BCD 码为:()A.1000110B.111001C.1100110D.10011100[答案]:A36.常用的 BCD 码有().A.奇偶校验码B.格雷码C.ASCII 码D.余三码[答案]:D第 5 页(共 17 页) 中国地质大学(北京)继续教育学院37.要构成容量为 4K×8 的 RAM,需要()片容量为 256×4 的 RAM.A.2B.4C.8D.32[答案]:D38.由 n 个变量构成的最大项,有()种取值组合使其值为 1.A.nB.2nC.2nD.2n-1[答案]:D39.当逻辑函数有 n 个变量时,共有()个变量取值组合?A.nB.2nC.n2D.2n[答案]:D40.某 RAM 有 8 位数据线,13 位地址线,则其存储容量为().A.4KBB.8KBC.16KBD.64KB[答案]:B41.以下表达式中符合逻辑运算法则的是().A.C·C=C2B.1+1=10C.0<1D.A+1=1[答案]:D42.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小,能耗最低,能得到普及应用的实现方式是().A.机械式B.电磁式C.分立元件式D.集成电路[答案]:D43.若要设计一个脉冲序列为 1101001110 的序列脉冲发生器,应选用()个触发器.A.2B.3C.4D.10[答案]:C44.下列门电路属于双极型的是().第 6 页(共 17 页) 中国地质大学(北京)继续教育学院A.OC 门B.PMOSC.NMOSD.CMOS[答案]:A45.设计一个模 10 计数器需要()个触发器.A.3B.4C.6D.10[答案]:B46.某台计算机的内存储器设置有 32 位的地址线,16 位并行数据输入/输出端,试计算它的最大存储量是:()A.32GB.64GC.128GD.16G[答案]:B47.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异或门.A.2B.3C.4D.5[答案]:B48.下列属于有权码的是().A.2421 码B.余 3 循环码C.格雷码D.ASCⅡ 码[答案]:A49.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与或非门[答案]:D50.当用异步 I/O 输出结构的 PAL 设计逻辑电路时,它们相当于().A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器[答案]:A51.一位十六进制数可以用()位二进制数来表示.A.1第 7 页(共 17 页) 中国地质大学(北京)继续教育学院B.2C.4D.16[答案]:C52.有一个 4 位的 D/A 转换器,设它的满刻度输出电压为 10V,当输入数字量为 1101 时,输出电压为().A.4VB.8.125VC.6.25VD.9.375V[答案]:B53.下列各门电路中,()的输出端可直接相连,实现线与.A.一般 TTL 与非门B..集电极开路 TTL 与非门C..一般 CMOS 与非门D.一般 TTL 或非门[答案]:B54.实现两个四位二进制数相乘的组合电路,应有()个输出函数.A.8B.9C.10D.11[答案]:A55.函数 F=AB+BC,使 F=1 的输入 ABC 组合为()A.ABC=110B.ABC=101C.ABC=010D.ABC=000[答案]:A56.十六路数据选择器的地址输入(选择控制)端有()个.A.16B.2C.4D.8[答案]:C57.下列不属于数字逻辑函数的表示方法的是().A.真值表B.占空比C.逻辑表达式D.逻辑图[答案]:B58.下面几种逻辑门中,可以用作双向开关的是().A.CMOS 传输门B.OD 门第 8 页(共 17 页) 中国地质大学(北京)继续教育学院C.异或门D.三态门[答案]:A59.四个触发器组成的环行计数器最多有()个有效状态A.4B.16C.8D.6[答案]:B60.一只四输入端或非门,使其输出为 1 的输入变量取值组合有()种.A.8B.15C.7D.1[答案]:B61.以下各电路中,()可以完成延时功能.A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器[答案]:B62.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9[答案]:B63.在一个 8 位的存储单元中,能够存储的最大无符号整数是().A.(256)10B.(127)10C.(128)10D.(255)10[答案]:D64.五个 D 触发器构成环形计数器,其计数长度为().A.5B.10C.15D.20[答案]:A65.利用异步清零端构成 N 进制加法计数器,则应将()所对应的状态译码后驱动清零控制端.A.NB.N-1C.N+1D.0第 9 页(共 17 页)
文档格式: docx,价格: 5下载文档
返回顶部