数字电路与逻辑设计模拟题答案

发布时间:2023-11-25 10:11:07浏览次数:9
中国地质大学(北京)继续教育学院《数字电路与逻辑设计》模拟题一.单选题1.8421BCD 码 01010001.0101 对应的二进制数为()A.100100.01B.110011.1C.101110.01D.110110.1[答案]:B2.A+BC=()A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C3.JK 触发器的 J=K=1,当触发信号到来时,输出次态 Qn+1 为:()A.1B.0C.不变D.与现态相反[答案]:D4.T 触发器在时钟作用下其次态与现态相反时,则 T 端为()A.0B.1C.任意D.高阻态[答案]:B5.T 型触发器当时钟脉冲输入时,其输出状态()A.保持不变B.在 T=1 时会发生改变C.等于输入端 T 的值D.随时间改变[答案]:B6.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9第 1 页(共 13 页) 中国地质大学(北京)继续教育学院57.一个数据选择器有 3 个地址输入端,最多可以有几个数据信号输出()A.3B.6C.8D.16[答案]:C58.一只四输入端或非门,使其输出为 1 的输入变量取值组合有()种.A.15B.8C.7D.1[答案]:D59.移位寄存器 74194 工作在左移串行输入方式时,S1S0 的取值为()A.0B.1C.10D.11[答案]:C60.以下参数不是矩形脉冲信号的参数?()A.周期B.占空比C.脉宽D.扫描期[答案]:D二.判断题1.输出与输入没有直接的关系,输出方程中不含输入变量的是 Mealy 型时序电路.()[答案]:F2.“0”的补码只有一种形式.()[答案]:T3.D/A 转换器是将模拟量转换成数字量.[答案]:F4.Mealy 型时序电路:电路输出是输入变量与触发器状态的函数.()[答案]:T5.Moore 型时序电路:电路输出仅仅是触发器状态的函数.()[答案]:T第 10 页(共 13 页) 中国地质大学(北京)继续教育学院6.八路数据分配器的地址输入(选择控制)端有 8 个.[答案]:F7.并行加法器采用先行进位(并行进位)的目的是提高运算速度()[答案]:F8.采用奇偶校验电路可以发现代码传送过程中的所有错误.()[答案]:F9.单稳态触发器它有一个稳态和一个暂稳态.[答案]:T10.反码和补码均可实现将减法运算转化为加法运算()[答案]:F11.方波的占空比为 0.5.()[答案]:T12.格雷码具有任何相邻码只有一位码元不同的特性.()[答案]:T13.化简完全确定状态表时,最大等效类的数目就是最简状态表中的状态数目[答案]:F14.卡诺图中,两个相邻的最小项至少有一个变量互反.()[答案]:T15.逻辑函数两次求反则还原,逻辑函数的对偶式再作对偶变换也还原为它本身.()[答案]:T16.任意两个不同的最小项之积,值恒为 0.()[答案]:T17.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.()[答案]:F18.若两个函数具有相同的真值表,则两个逻辑函数必然相等.().[答案]:T19.时序逻辑电路由组合逻辑电路和存储电路组成.()[答案]:T20.时序图,状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能,它们第 11 页(共 13 页) 中国地质大学(北京)继续教育学院之间可以相互转换.()[答案]:T21.时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响.()[答案]:T22.输出与输入有直接的关系,输出方程中含输入变量的是 Moore 型时序电路.()[答案]:F23.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.()[答案]:T24.所有的触发器都存在空翻现象.[答案]:F25.一个存在无效状态的同步时序电路是否具有自启动功能,取决于确定激励函数时对无效状态的处理.()[答案]:T26.异或函数与同或函数在逻辑上互为反函数.().[答案]:T27.因为逻辑表达式 A+B+AB=A+B 成立,所以 AB=0 成立.()[答案]:F28.用 4 位二进制补码计算 2+6,不产生溢出()[答案]:F29.用或非门可以实现 3 种基本的逻辑运算.()[答案]:T30.约束项就是逻辑函数中不允许出现的变量取值组合,用卡诺图化简时,可将约束项当作 1,也可当作 0.[答案]:T三.简答题1.PAL 和 GAL 有相同的阵列结构,它们是否可以互相代换使用?为什么?[答案]:不可以,工艺不同 GAL 可多次编程 PAL 只能一次编程;GAL 的输出电路结构不同.2.TTL 与非门闲置的输入端能否悬空处理?CMOS 与非门呢?[答案]:TTL 与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理;而 CMOS 与非门闲置的输入端是不允许悬空处理的.第 12 页(共 13 页) 中国地质大学(北京)继续教育学院3.对偶规则有什么用处?[答案]:可使公式的推导和记忆减少一半,有时可利于将或与表达式化简.4.格雷码的特点是什么?为什么说它是可靠性代码?[答案]:格雷码的任意两组相邻代码之间只有一位不同,其余各位都相同,它是一种循环码.这个特性使它在形成和传输过程中可能引起的错误较少,因此称之为可靠性代码.5.公式化简逻辑函数:Y(A,B,C)=∑m(0,1,2,3,4,5,6,7)[答案]:Y=16.何谓“空翻”现象?抑制“空翻”可采取什么措施?[答案]:在时钟脉冲 CP=1 期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.7.化简函数:F(A,B,C,D)=∑m(0,2,3,7,8,9,10,11,13,15)[答案]:F(A,B,C,D)=AD+B'D'+CD8.化简函数:F(A,B,C,D)=∑m(1,6,8,10,12,13)+∑d(0,3,5,14)[答案]:F(A,B,C,D)=AD'+ABC'+A'C'D+BCD'9.将下列的十进制数转换成二进制数:(1),8,(2),27,(3),31,(4),100[答案]:(1)(8)10=(1000)2(2)(27)10=(11011)2(3)(31)10=(11111)2(4)(100)10=(1100100)210.逻辑代数与普通代数有何异同?[答案]:都有输入,输出变量,都有运算符号,且有形式上相似的某些定理,但逻辑代数的取值只能有 0 和 1 两种,而普通代数不限,且运算符号所代表的意义不同.11.逻辑函数的三种表示方法如何相互转换?[答案]:通常从真值表容易写出标准最小项表达式,从逻辑图易于逐级推导得逻辑表达式,从与或表达式或最小项表达式易于列出真值表.第 13 页(共 13 页) 中国地质大学(北京)继续教育学院[答案]:B7.补码 1.1000 的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1[答案]:D8.采用奇偶校验进行检错时()A.只能发现偶数位出错的情况,不能发现奇数位出错的情况B.只能发现奇数位出错的情况,不能发现偶数位出错的情况C.既能发现偶数位出错的情况,又能发现奇数位出错的情况D.有时能发现出错的情况,有时不能[答案]:B9.常用的 BCD 码有()A.奇偶校验码B.格雷码C.ASCII 码D.余三码[答案]:D10.带符号位的二进制数的原码为 11101,则对应的十进制为()A.29B.-29C.-13D.13[答案]:C11.当 JK 触发器的次态 Qn+1=,则输入 J,K 为()A.0,0B..0,1C.1,0D.1,1[答案]:D12.当逻辑函数有 n 个变量时,共有()个变量取值组合?A.nB.2nC.n2D.n3[答案]:D第 2 页(共 13 页) 中国地质大学(北京)继续教育学院13.典型的 TTL 与非门电路使用的电源电压为()A.5VB.3.6VC.0.35VD.3—18V[答案]:A14.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为 0B.同时为 1C.同时改变D.同时出现[答案]:C15.多少个二进制数字可以组成一位十六进制数字?()A.2B.3C.4D.5[答案]:C16.二进制的 1100.l10 相当于十进制的()A.12.75B.16.65C.6.6D.6.3[答案]:A17.二进制数(1111101.0101)2 转换为八进制为:()A.37.25B.175.24C.125.3125D.761.2[答案]:B18.二进制数-0.0110 的补码是()A.1.101B.1.0101C.1.011D.1.1011[答案]:A19.二进制数-0110 的反码是(最高位是符号位)()A.10110第 3 页(共 13 页) 中国地质大学(北京)继续教育学院B.11001C.11010D.110[答案]:B20.构造一个 100 脉冲序列检测器需要多少个触发器?()A.1 个B.2 个C.3 个D.4 个[答案]:B21.函数 F=AB+BC,如果要使 F=1,则输入 ABC 的取值应该为()A.ABC=000B.ABC=010C.ABC=101D.ABC=110[答案]:D22.函数描述的电路存在哪些竞争变量?()A.不纯在B.变量 AC.变量 BD.变量 C[答案]:B23.卡诺图上每个小方格代表一个()A.最大项B.最小项C.逻辑函数的取值D.变量的取值[答案]:B24.可编程阵列逻辑简称为什么?()A.GALB.PALC.PLAD.PLD[答案]:B25.逻辑关系为“一件事情的发生是以其相反的条件为依据”的逻辑门是().A.与门B.非门C.异或门第 4 页(共 13 页) 中国地质大学(北京)继续教育学院D.同或门[答案]:B26.逻辑函数 F(A,B,C)=AB+BC+AC 的标准表达式是()A.∑m(3,5,6,7)B.∑m(0,1,2,4)∏m(1,3,5,7)C.∏m(1,3,5,7)D.∑M(0,2,4,6)[答案]:A27.逻辑函数的标准与-或表达式是由()构成的逻辑表达式.A.与项相或B.或项相与C.最小项相与D.最小项相或[答案]:C28.逻辑函数的表示方法中具有唯一性的是:()A.真值表B.表达式C.逻辑图D.状态图[答案]:A29.哪种逻辑门在“当所有输入均为 0 时,输出才是 1”?()A.或门B.与门C.或非门D.与非门[答案]:C30.请问下列哪一项是最适合表示门延迟的时间单位?()A.nsB.usC.msD.s[答案]:A31.如果两输入端与非门的输出 z=0 时,则其输入 x 和 y 的值一定是()A.至少有一个为 1B.同时为 1C.同时为 0D.至少有一个为 0[答案]:B第 5 页(共 13 页) 中国地质大学(北京)继续教育学院32.如果状态 A 与 B,C 与 D 分别构成等效对,那么能构成状态等效类的是()A.ABB.ABCC.BCDD.ABCD[答案]:A33.若 JK 触发器的 J=0,K=0,在 CLK 触发后,输出 Q 的状态为()A.0B.1C.不变D.与前一状态 Q 反相[答案]:C34.设计—个 1 位十进制计数器至少需要多少个触发器?()A.3 个B.4 个C.16 个D.10 个[答案]:B35.十进制 19.375 转换成二进制时,应为()A.10011.011B.101010.011C.10101.001D.10101.101[答案]:A36.十进制数 12.75 用二进制表示应为:()A.1010.1B.1100.11C.1010.011D.1100.01[答案]:B37.十进制数 15 用 2421BCD 码可以表示为().A.1111B.1001000C.11011D.10101[答案]:C38.十进制数 25 用 8421BCD 码表示为().第 6 页(共 13 页) 中国地质大学(北京)继续教育学院A.10101B.100101C.100101D.10101[答案]:B39.十进制数 53 的余 3 码为().A.10110011B.1010011C.10000110D.53[答案]:C40.十进制数 7 的 2421 码为()A.111B.1010C.1011D.1101[答案]:D41.十进制数 9 的 8421 码为()A.1000B.1011C.1001D.1010[答案]:C42.四个变量可以构成多少个最小项?()A.4 个B.8 个C.15 个D.16 个[答案]:D43.四路数据选择器的输出端有:()A.1B.2C.3D.4 个[答案]:A44.随机存取存储器具有()功能.A.读/写B.无读/写第 7 页(共 13 页) 中国地质大学(北京)继续教育学院C.只读D.只写[答案]:A45.同步时序电路设计中,状态化简的主要目的是()A.减少电路中的触发器B.提高电路速度C.减少电路中的连线D.减少电路中的逻辑门[答案]:A46.无符号位的十六进制数减法(A9)l6-(8A)16=()A.(19)16B.(1F)l6C.(25)16D.(29)16[答案]:B47.下列几种 TTL 电路中,输出端可实现线与功能的电路是()A.或非门B.与非门C.异或门D.OC 门[答案]:D48.下列哪一种逻辑门的输出不能并联使用?().A.TTL 集电级开路门(OC 门)B.TTL 三态输出门C.具有推拉式输出的 TTLD.CMOS 三态输出门[答案]:C49.下列哪一种相或可以构成标准的与-或逻辑表达式?()A.最大项B.最小项C.或项D.与项[答案]:B50.下列哪种类型的集成电路的集成度更高?()A.CMOSB.TTLC.ECLD.都一样第 8 页(共 13 页) 中国地质大学(北京)继续教育学院[答案]:A51.下列说法不正确的是()A.集电极开路的门称为 OC 门B.三态门输出端有可能出现三种状态(高阻态,高电平,低电平)C.OC 门输出端直接连接可以实现正逻辑的线或运算D.利用三态门电路可实现双向传输[答案]:C52.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态.[答案]:A53.下列选项中,叙述不正确的是()A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[答案]:B54.下列中规模通用集成电路中,哪一种适合用来设计一个多数表决器?()A.4 位计数器 74193B.4 位并行加法器 74153C.4 位寄存器 74194D.4 路数据选择器 74152[答案]:D55.要求 RS 触发器(R,S 均为高电平有效)状态由 0→1,其输入信号为().A.RS=01B.RS=d1C.RS=d0D.RS=10[答案]:A56.要使 JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D第 9 页(共 13 页)
文档格式: docx,价格: 5下载文档
返回顶部