0497《计算机组成原理》2018 年 6 月期末考试指导一、考试说明（一）说明满分为 100 分，考试时间为 90 分钟, 考试形式为闭卷。（二）题型及各题型所占分数和相应的答题技巧1．填空题（每空 1 分，共 20 个空，总计 20 分）答题技巧：填写与题干相匹配的答案。对已学知识需要适度的理解与记忆。2．选择题（每题 1 分，共 20 题，总计 20 分）答题技巧：选择与题干相匹配的答案。可以考虑排除法等选择技巧。3．计算题（每题 10 分，共 2 题，总计 20 分）答题技巧：选择可以解决问题的计算方法，注意不要计算错误。4．简答题（每题 5 分，共 4 题，总计 20 分）答题技巧：需要答出与问题相关的重要知识点（即讲义与课件中的知识点），如需要，可对相关内容展开阐述。5．应用题（每题 10 分，共 2 题，总计 20 分）答题技巧：理解题意，选择与问题相关的计算方法或者是相关的知识点来解答。 二、复习重点内容第一章 计算机系统概述1、计算机系统计算机系统由硬件和软件两大部分组成。硬件指由中央处理器、存储器以及外围设备等组成的实际装置，硬件的作用是完成每条指令规定的功能。 指令是计算机运行的最小的功能单位，指令是指示计算机硬件执行某种运算、处理功能的命令。软件是为了使用计算机而编写的各种系统的和用户的程序， 也是计算机不同于一般电子设备的本质所在。程序由一个序列的计算机指令组成。指令是用于设计程序的一种计算机语言。2、冯.诺依曼结构特点 ① 采用二进制 原因：具有两个稳定状态的电子器件容易实现 基数小运算规则简单 1 和 0 与真和假相对应易于实现逻辑运算 抗干扰能力强、可靠性高 ② 存储程序控制 ③ 由运算器、存储器、控制器、输入设备和输出设备五大部件组成计算机系统④ 工作原理：存储程序并按地址顺序执行3、计算机硬件系统的组成① 主存储器（Main Memory） ：存放程序、数据。 ② 运算器 ALU(Arithmetic Logic Unit) ：算术、逻辑运算。 ③ 控制器（CONTROLLER） ：依据指令产生操作控制信号 线中出现的相关性，保证流水线畅通，提高程序的执行速度。 控制方式： CISC 采用微程序控制 RISC 硬布线控制逻辑为主，很少或根本不用微程序控制 寄存器设置： CISC 有专用寄存器；RISC 使用较多的通用寄存器以减少访存，不设置或少设置专用寄存器第六章 控制器和中央处理器1、控制器控制器的基本组成： 程序计数器 PC ：(Program Counter)存放即将执行的指令的地址（可以跟踪指令后继地址），具有自增功能，复位状态 指令寄存器 IR (Instruction Register)：存放当前正在执行的指令 程序状态字 PSW ：存放当前指令执行结果的特征，存放控制信息，如中断允许标志 IF 等 时序部件：用来产生各种时序信号 控制信号发生器：产生控制指令执行的微操作控制信号 控制器的工作过程： （1）取指令 控制器必须具备能自动地从存储器中取出指令的功能。第一条指令的地址可以人为指定，也可由系统设定。（2）取操作数 依据指令代码中的寻址方式，操作数有可能在内存中，也可能在寄存器中。（3）执行指令依据指令操作码对操作数进行加工并保存结果。执行阶段结束后，重新开始取下一条指令。2、逻辑控制器 1）同步控制和异步控制 同步控制方式 基本特征：有一个统一的时钟信号使各项操作的步调一致 缺点：时钟周期的长度要迁就最慢的操作，造成快速部件的空闲和等待 优点：时序关系简单，控制逻辑易于实现。 异步控制方式 没有统一的时钟信号，各部件按自己所需要的速度工作，通过应答信号进行联络。 优缺点：最大限度地利用了时间，没有浪费，但是时序系统的设计较为复杂。 混合控制方式 大范围采取异步控制，小范围采取同步控制。功能部件内部，如 CPU 内部采用同步方式；能部件之间，如 CPU 与主存、外设采用异步方式 以同步控制为主，局部异步控制。异步的应答信号，需等到下一个同步信号到达时才生效3、微程序控制器 1）微程序控制基本原理 基本思想：计算机操作可以归结为信息传递，而信息传递的关键是控制门。控制门可以用存储器中的信息来控制，从而可用类似于程序设计的方法来设计复杂的控制逻辑，这就是微程序控制的基本思想。 2）微程序控制的基本概念 微命令与微操作：用来打开或关闭信息控制门的的控制命令称为微命令，由微命令控制实现的最基本操作称作微操作。 微指令：实现一定操作功能的微命令的组合。通常以编码的形式存放在控存中。 微程序：微指令的有序组合。一段微程序控制实现一条机器指令。 控制存储器和微地址 ：用来存放微程序的存储器称为控制存储器，简称控存（ CM）。每个控存单元存放一条微指令。控存单元的地址称为微地址，即微指令的地址。 3）微指令编码方式 水平型微指令： 微指令的字长比较长；在一条微指令中可以产生较多的微命令；操作的并行性较高。 垂直型微指令： 微指令的字长比较短，操作的并行性不高，微程序比水平型的要长。 直接控制方式： 微指令中微操作控制部分的每一位对应一个微命令，微命令的产生不必经过译码，输出后直接作为微操作控制信号。因此又称不译法。 例如将 ALU 和移位寄存器的控制信号用直接控制法进行组合。是典型的水平型微指令 字段直接编码方式 ： 将微指令分为若干个字段，每个字段独立编码，每种编码表示一个微命令；既可以缩短微指令字长，又保持了一定的并行操作能力，并没有导致微程序变长，仍然属于水平型微指令格式 。 相斥性微命令：在一个微周期中不应该或者不可能同时出现的微命令。例如 ALU 的运算控制微命令，存储器的读和写 相容性微命令：可以同时出现的微命令。例如，ALU 和存储器之间的微命令 分段原则：相斥性的微命令安排在同一字段，而相容性的、尤其是那些必须同时操作的相容性微命令安排在不同字段 字段间接编码方式： 微命令的产生并不是直接从一个字段译码得到，而是需要另一个字段的编码加以解释 ，有效地压缩了微指令字长，不仅组内的微命令是相斥的，组与组之间也成为互斥的，降低了微指令的并行操作能力，接近于垂直型微指令格式。4、流水线技术（1）流水线的基本原理流水线（Pipeline）将一个重复性的过程分解为若干个子过程；每个子过程由一个特定的功能部件来完成；每个子的过程处理时间大致相等；多个子过程同时在不同的部件中完成。 指令流水线（Instruction Pipeline）假设指令的执行过程分为 3 个阶段: 取指令、取数据和执行（2）流水线的性能指标 加速比不采用流水线方式执行 n 个任务所需时间与采用流水线方式执行 n 个任务所需时间的比值。反映了速度提高的倍数假设 K 级流水线每个阶段所需要的时间为 T ，执行 n 个任务:nkT加速比=——————kT+(n-1)T吞吐率 任务数 n 与流水线方式执行 n 个任务所需时间的比值反映了单位时间内完成的任务数n 加速比= ——————kT+(n-1)T第七章 输入输出系统1、磁盘存储器磁盘存储器的主要技术指标：a. 存储密度 道密度：沿磁盘半径方向单位长度上的磁道数。 单位：道/mm 或道/英寸（TPI：track per inch）。 位密度：沿磁道圆周方向单位长度上所能记录的二进制位数。单位：位 /mm，或位/英寸（BPI） 。 对各个不同半径的磁道、记录的信息位数是相同的，故磁道内圈位密度高，外圈位密度低。位密度以内圈为准。 b. 存储容量：磁盘装置所能存储的二进制信息总量。与存储密度、盘片几何尺寸、盘片数量直接相关。 存储容量分非格式化的容量与格式化容量，因写入的格式化信息要占一些空间，因此格式化后的容量小于非格式化的容量。 单面非格式化容量=位密度×内圈磁道周长×磁道总数 单面格式化容量=扇区容量×每道扇区数×磁道总数 c. 平均定位时间（存取时间） 定位时间：从发出读/写命令起，磁头从某一起始位置移到指定位置，并开始读/写数据所需要的时间。它由两个因素决定： 寻道时间：磁头定位至待访磁道所需时间 旋转等待时间：磁道上待访信息区旋转到达磁头下方所需时间，每次读写的定位时间是不确定的。平均定位时间=平均寻道时间+平均等待时间 平均寻道时间与磁头移动速度和盘径有关。 平均等待时间与磁盘转速有关，用磁盘旋转半周所需的时间来表示。 d. 数据传输率:单位时间内磁盘存储器能读/写的有效字节数。也称吞吐率。 外部数据传输率：主机通过数据总线从硬盘内部缓存区中读取数据的最高速率。也叫突发数据传输率或接口传输率。 内部数据传输率：指磁头至硬盘缓存间的最大数据传输率。一般取决于硬盘的盘片转速和盘片数据线密度（指同一磁道上的数据间隔度）。也叫持续数据传输率。是评价一个硬盘整体性能的决定性因素 单磁头串行读/写磁盘：  数据传输率（B/s）=扇区内字节数×每道扇区数×磁盘转速2、刷新存储器为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储器。其存储容量由图像分辨率和灰度决定。分辨率越高，灰度级越多，刷新存储器容量越大。刷新存储器容量=分辨率×颜色深度×刷新速率 主程序中断服务程序事件3、程序查询控制方式CPU 对接口状态进行查询，若没准备好→CPU 等待→继续查询；若准备好→CPU 进行数据传输。3、程序中断方式（1）中断  CPU 在执行程序的过程当中，随机地出现某些事件要求处理，CPU 暂停当前的程序，转去执行该事件的处理程序，处理完毕后又返回原来程序被中断的地方继续执行。为了便于实现多级中断，保存现场信息最有效的方式是采用堆栈。（2）中断的分类向量中断是指中断服务程序的入口地址由中断源本身通过硬件产生，并提供给主机，即向量地址。非向量中断是中断源不能直接提供中断服务程序入口地址，而可以通过软件查询法或硬件编码方法产生入口地址。（3）中断服务程序入口地址的形成方式软件转移：CPU 响应中断后，自动从固定地址单元开始执行程序，中断识别以后，转向中断源的服务程序。 向量中断法：当 CPU 响应中断后，中断硬件机构自动产生向量地址，CPU 从中断向量表读取中断服务程序入口地址，实现程序切换。中断向量表：将各中断源的中断服务程序的入口地址及其程序状态字集中存放在特定的存储区中。2、直接存储器存取（DMA）（1）基本概念DMA (Direct Memory Access) 直接存储器存取，依靠硬件在主存储器和外设之间直 接进行数据交换，不需要 CPU 的程序干预。DMA 的适用场合：高速外设（当外设的速度接近或超过一条指令的处理速度）用于磁盘、磁带、光盘等外存储设备的接口用于网络通信接口用于动态存储器的刷新用于高速数据采集接口（2）DMA 的传送方式：a. 周期挪用方式：当 DMA 要求访问主存时，如果 CPU 也要访问主存，则 CPU 暂时停顿一个存储周期。一个数据结束后，CPU 立即继续运行。也称单字传送方式。适用：主存储器工作速度高出 I/O 设备较多时。可以提高主存的时间利用率，对 CPU 程序执行的影响较小b. CPU 暂停访问方式： 当 DMA 传送数据时，CPU 停止工作，把主存使用权交给 DMA 控制逻辑。在这批数据传送结束后，DMA 再交还主存使用权。也称成组传送方式。适用： I/O 设备的数据传输率接近主存储器的工作速度。C. DMA 与 CPU 交替访存方式 “透明的 DMA 方式” 适用：外设的工作周期接近主存的存取周期d. DMA 接口：负责申请、控制总线，控制 DMA 传送DMA 方式中存在 CPU 与 DMA 接口之间内存访问权和总线控制权的频繁转换；3、I/O 通道控制方式通道，能执行有限通道指令的 I/O 控制器，代替 CPU 管理控制外设。 与 DMA 相比，都能在 I/O 设备和主存之间建立数据直传通路； DMA 只能实现固定的数据传送控制，而通道有自己的指令和程序，具有更强的独立处理数据输入和输出的能力。 DMA 只能控制一台或少数几台同类设备，而一个通道可以同时控制多台同类或不同类设备。 通道是在一定的硬件基础上利用软件手段实现对 I/O 的控制和传送。 1）通道的功能： 接受 CPU 的 I/O 指令，并按指令要求选择指定外设。 从主存中取出相应通道程序执行，向设备控制器发送各种命令。 控制外设和主存间的数据交换，根据需要进行数据字的拆装，提供数据缓存空间以及指示数据存入主存的地址和数据量。 获得外设的状态信息，并形成整个通道的状态信息，根据要求将这些信息存入主存特定单元 ，提供给 CPU 使用。 将来自外设的中断请求和通道本身的中断请求按次序及时报告给 CPU。 来自通道的中断有两种：数据传送结束中断，故障中断。 2） 通道的类型： 字节多路通道：用于连接多台慢速外设，如键盘、打印机等；以字节交叉方式传送信息；数据传输率等于各慢速外设速度之和 选择通道：可连接多台高速外设，但一次只选择一台设备，成组传送。待一批数据传送完毕 后，才能选择另一台设备。数据传输率等于所连接外设中速度最高的外设速率 数组多路通道：综合前两种通道的优点，可连接多台高速设备，允许几台设备并行工作，以成组交叉方式传送。每个外设都有数据缓冲区。最大传输率为所连外设中传输率最大的一个。第八章 系统总线1、系统总线仲裁方式为了使用总线，连接总线的各设备必须首先争取获得总线使用权成为主设备。总线主设备：能够控制总线总线从设备：监听总线为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件。2、仲裁的实现方式：（1）集中式仲裁  仲裁逻辑集中在一起。a. 串行链方式特点：所有部件使用公用的/BR 信号提出请求。仲裁逻辑在总线不忙时送出 BA 信号，BA 信号依次串行地询问每个部件。优点：控制线少，仲裁逻辑简单。缺点：BA 信号的连接方式决定了部件优先级（固定优先级策略），缺乏灵活性。当链路的某一部件出现故障时，后继的部件无法获得总线控制（对链路故障敏感）。b. 计数查询方式为每个部件分配一个总线地址，仲裁逻辑收到请求信号时，依次送出计数值，地址相符的部件获得总线使用权。优点：初值可灵活设计，可以改变优先顺序，如： 每次初值为固定值，固定优先级策略。 上次的计数结果作为下次的初值，公平策略。不会因一个部件故障影响后继部件。缺点：可扩充性差，最大部件数受限于计数器的位数。受计数频率限制，总线分配的速度不高。c. 独立请求线方式特点：总线上各部件都有独自的总线请求信号和总线应答信号，共用总线忙信号。优点：仲裁速度快。缺点：控制信号线的数量多。优先顺序事先确定（固定优先级策略）。（2）分布式仲裁  仲裁逻辑分散于总线连接的各个部件分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。3、PCI 总线结构采用多总线结构第 1 级 PCI 总线通过 HOST-PCI 桥连接系统总线可通过 PCI-PCI 桥形成多级 PCI 总线，扩充设备数量PCI 总线可通过标准总线控制器生成标准总线（如 ISA、EISA）PCI 总线信号与结构、CPU 和技术无关，目前还在应用 PCI 总线结构框图如下所示：桥在 PCI 总线体系结构中，起着重要的作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥也可以实现总线间的猝发式传送 ，可使所有的存取都按 CPU 的需要出现在总线上。由上可见，以桥连接实现的 PCI 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。三、重点习题（一） 填空题1、寻址方式按操作数的物理位置不同，多使用 A.______型和 B.______型，前者比后者执行速度快。2、当今的 CPU 芯片除了包括定点运算器和控制器外，还包括 A.______、B.______、运算器和 C.______管理等部件。3、操作控制器的功能是根据指令操作码和 A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制4、一位十进制数，用 BCD 码表示需 A.______位二进制码 ，用 ASCII 码表示需 B.______位二进制码。5、为了运算器的高速性，采用了 A.______进位，B.______乘除法，C.______等并行技术措施。6、微程序设计技术是利用 A.______方法设计 B.______的一门技术。7、总线仲裁部件通过采用 A.______策略或 B.______策略，选择其中一个主设备作为总线的下一次 C.______，接管总线控制权。8、中断处理需要有中断 A.______，中断 B.______产生，中断 C.______等硬件支持。选择题1、定点 16 位字长的字，采用 2 的补码形式表示时，一个字所能表示的整数范围是______。A．-215 ─215-1 B．-215-1─215-1 C．-215+1─215 D．-215─2152． 下列数中最小的数是______。 A．（101001）2 B．（52）8 C．（2B）16 D．（44）103. 已知 X<0 且[X]原 = X0.X1X2…Xn，则[X]补可通过______求得。A．各位求反，末位加 1 B．求补 C．除 X0 外求补 D．[X]反-14. 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是______。A．0 ─ 4MB B．0 ─ 2MB C．0 ─ 2M D．0 ─ 1M5. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式6. 从信息流的传送效率来看，______工作效率最低。A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统7. 一个 256KB 的 DRAM 芯片，其地址线和数据线总和为 。A．16 B．18 C．26 D．308. 算术右移指令执行的操作是______。A．符号位填 0，并顺次右移 1 位，最低位移至进位标志位B．符号位不变，并顺次右移 1 位，最低位移至进位标志位C．进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位D．符号位填 1，并顺次右移 1 位，最低位移至进位标志位9. 以下描述中基本概念不正确的是______。A．PCI 总线是层次总线B．PCI 总线采用异步时序协议和分布式仲裁策略C．Futurebus+总线能支持 64 位地址D．Futurebus+总线适合于高成本的较大规模计算机系统10. CRT 的颜色数为 256 色，则刷新存储器每个单元的字长是______。A．256 位 B．16 位 C．8 位 D．7 位11. 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。A. 译码器 B. 判别程序 C. 指令 D. 时序信号12. 下列数中最大的数是______。A. (10010101)2 B. (227)8 C. (96)16 D. (143)1013. 在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。A. 译码电路，与非门 B. 编码电路，或非门C. 缢出判断电路，异或门 D. 移位电路，与或非门14. 按其数据流的传送过程和控制节拍来看，阵列乘法器可认为是______。A. 全串行运算的乘法器 B. 全并行运算的乘法器C. 串—并行运算的乘法器 D. 并—串行运算的乘法器15. 某计算机字长 16 位，它的存储容量是 64K,若按字节编址，那么它的寻址范围是______。A. 0—64K B. 0—32K C. 0—64KB D. 0—32KB16. 二地址指令中，操作数的物理位置不可安排在______。A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存单元和一个存储器 D. 两个寄存器17. 在中断发生时，由硬件保护并更新程序计数器 PC，而不由软件完成，主要是为 ______。A. 能进入中断处理程序并能正确返回原程序 B. 节省内存C. 使中断处理程序易于编制，不易出错 D. 提高处理机速度 18. 描述 PCI 总线中基本概念不正确的句子是______。A. HOST 总线不仅连接主存，还可以连接多个 CPU.B. PCI 总线体系中有三种桥，它们都是 PCI 设备。C. 以桥连接实现的 PCI 总线结构不允许多条总线并行工作。D. 桥的作用可使有的存取都接 CPU 的需要出现在总线上。19. 在微型机系统中，外围设备通过______与主板的系统总线相连接。A. 适配器　　 B.　设备控制器　 C. 计数器　　 D. 寄存器20. 一张 CD－ROM 光盘的存储容量可达______MB,相当于______多张 1.44MB 的 3.5 英寸软盘。A.400, 600 B. 600, 400 C. 200, 400 D. 400, 200（三）计算题1、CD-ROM 光盘的外缘有 5mm 宽的范围因纪录数据困难，一般不使用，故标准的播放时间为 60 分钟。请计算模式 1、模式 2 情况下光盘存储容量是多少？2、设 x=+12，y=-12，输入数据用原码表示，用带求补器的阵列乘法器求出 x·y=?（四） 简答题1、画出中断处理过程的流程图。2、指令和数据都以二进制代码存放在内存中，CPU 如何区分它们是指令还是数据？3、CPU 中有哪些主要寄存器？(五)应用题1、用 16K×16 位的 DRAM 芯片构成 64K×32 位存储器。问需要多少个这样的 DRAM 芯片？画出该存储器的组成逻辑框图。2、设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns,数据总线带宽为 64 位，总线传送周期 τ=50ns。问顺序存储器和交叉存储器的带宽各是多少？四、重点习题参考答案（答案仅供参考）（一）填空题1. A.RR B.RS2. A.cache B.浮点 C.存储3. A.时序信号 B.取指令4. A.4 B.75．A.程序 B.地址 6. A.软件 B.操作控制器7. A.优先级 B.公平 C.主方8. A.优先级仲裁 B.向量 C.控制逻辑（二）选择题1. A 2. A 3. C 4.C 5. C 6.B 7.C 8.B 9.B 10.C10.C 11.C 12.B 13.C 14.B 15.D 16.A 17.D 18.C 19.A 20.B （三）计算题1、解：扇区总数=60×60×75=270000 模式 1 存放计算机程序和数据，其存储容量为 270000×2048/1024/1024=527MB 模式 2 存放声音、图像等多媒体数据，其存储容量为 270000×2336/1024/1024=601MB2、解：从时间上讲，取指令事件发生在“取指周期”；取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）；从内存读出数据流流向运算器（通用寄存器）。3、解：CPU 中的主要寄存器有：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、缓冲寄存器（DR）、通用寄存器（AC）、状态条件寄存器。（四）简答题1、解：图如下 ④ 输入/输出设备（Input/Output Device） 低速：键盘、打印机 高速：外存（硬盘）、显示器 ⑤总线（BUS）：能为系统中多个部件分时共享的一组信息传输线及相关逻辑。第二章 数据在计算机中的表示1、进位计数制之间的转换将 R 进制的数转换为十进制数：将各位数字与它的权相乘，其积相加, 就可得到十进制数。公式为：2、机器数的表示真值、原码、反码、补码的转换3、数据的表示（1）十进制数的二进制编码计算机能处理十进制数，而十进制数在计算机内是采用二进制数码编码的。用二进制数码表示十进制数称为二进制编码的十进制数（Binary-Coded Decimal），简称 BCD 码。一位十进制数需要 4 位二进制数进行编码。（2）非数值数据的表示机器内除了数值信息之外，还有数字、字母、通用符号、控制符号等字符信息、逻辑信息、 图形 、 图 像 、 语 音 等 信 息 ， 称 为 非数 值 数 据 。 这 些 信 息 进 入 计 算 机 后 都转 变成“0”、“1”表示的二进制编码。a. 逻辑数据特点：逻辑数中的“0”和“1”不代表值的大小，仅代表一个命题的真与假、是与非等逻辑关系；没有符号问题。各位之间相互独立，没有位权和进位问题；只能参加逻辑运算，并且按位进行。b. 字符与字符串字符是非数值数据的基础，字符与字符串数据是计算机中用的最多的非数值型数据。对字符按一定规则进行二进制进行编码。广泛采用的是美国国家信息交换标准代码(American Standard Code for Information Interchange)，简称 ASCII 码。一位十进制数需要 7 位二进制数进行编码。 （五）应用题1、解：DRAM 芯片容量为 16K×16 位=214×16片内地址线 14 位（A13—A0），数据线 16 位。存储器容量为 64K×32 位=216×32 全部地址线 16 位（A15—A0），数据线 32 位。所需芯片总数为（64K×32）÷（16K×16）=8（片）因此存储器可分为 4 个模块，每个模块 16K×32 位，各模块通过 A15、A14进行 2:4译码器选择。存储器的组成逻辑框图如下：2、解：顺序存储器和交叉存储器连续读出 m=4 个字的信息总量都是： q=64 位×4=256 位 顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10-7(s) t1=T+(m-1)τ=200+3×50=350ns=3.5×10-7(s) 顺序存储器和交叉存储器的带宽分别是: W1=q/t2=256/(8×10-7)=32×107(位/s) W2=q/t1=256/(3.5×10-7)=73×107(位/s)考试指导使用说明： 本考试指导只适用于 201803 学期 6 月期末考试使用，包括正考和重修内容。指导中的章节知识点涵盖考试所有内容，给出的习题为考试类型题，习题答案要点只作为参考，详见课程讲义或笔记。如果在复习中有疑难问题请到课程答疑区提问。最后祝大家考试顺利！ 字符串数据是指连续的一串字符。通常一个字符串需要占用主存中多个连续的字节进行存放。 c. 汉字编码在计算机中使用汉字时，需要涉及汉字的输入、存储、处理、输出等各方面的问题。d. UnicodeUnicode 是一种在计算机上使用的字符编码。它为每种语言中的每个字符设定了统一并且唯一的二进制编码，以满足跨语言、跨平台进行文本转换、处理的要求。4、机器数的定点表示和浮点表示一个定点数由符号位和数值域两部分组成。（1）定点数的表示定点整数（小数点约定在最低位的右边，最高位为符号位） Xn Xn-1 …… X0 定点小数（最高位为符号位，小数点约定在符号位的右边）Xn Xn-1 …… X0说明：小数点的位置仅是一种约定，计算机内并无专门的器件来表示它。定点数的表示范围：编码方式定点小数 定点整数最小数 最大数 最小数 最大数原码－（1－2-n）1－2-n－（2n－1） 2n－1反码－（1－2-n）1－2-n－（2n－1） 2n－1补码 －11－2-n－2n2n－1移码 －11－2-n－2n2n－1（2）规格化浮点数IEEE 754 标准（1985），一个浮点数由符号位、阶码、尾数组成。标准格式：Ms（数符） E（阶码） M（尾数的数值位） 根据代码中阶码和尾数各占用的位数的不同，其中阶码采用移码来表示，阶码部件只进行阶码相加、相减操作。IEEE754 标准中的浮点数有三种格式。 数符 阶码 尾数数值位 总位数单精度（短实数）1 8 23 32双精度（长实数）1 11 52 64扩展双精度1 15 64 80第三章 计算机的算术运算1、定点补码的加减运算及其实现 （1）加减法的基本公式 可以将减法转换成加法，规则简单，易于实现。 补码加法的基本公式： 整数 [X+Y]补=[X]补+[Y]补 （mod 2n+1） 小数 [X+Y]补=[X]补+[Y]补 （mod 2） 补码减法的基本公式： 整数 [X-Y]补= [X+(-Y)]补= [X]补+[-Y]补 （mod 2n+1） 小数 [X-Y]补= [X+(-Y)]补= [X]补+[-Y]补 （mod 2） 取模就是将最高位的进位丢掉。 （2）加减溢出的判断 溢出：运算结果超出机器数的表示范围，称为溢出。 正溢出：结果大于最大正数 负溢出：结果小于最小负数 溢出判断方法一： 当两加数同号，但和的符号不同时，则溢出。 Xn、Yn、Sn 分别表示被加数、加数、和的符号 V＝1 表示结果出现溢出。 溢出判断方法二变形补码（双符号位）判断法： 结果双符号为 01，正溢出 结果双符号为 00，无溢出，结果为正 结果双符号为 11，无溢出，结果为负 结果双符号为 01，正溢出第四章 存储器和存储体系1、存储器的性能指标 存储器主要用来存放数据和程序（1）容量：一个存储器所能容纳的全部二进制信息量 计量单位：b（bit）, B（Byte）  表示方式：32MB，32M×8b 倍率：K(210), M(220), G(230), T(240)，P (250) （2）速度：存取时间 Ta ：又称存储器访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。存储周期 Tm ： Tm > Ta 是指连续启动两次独立的存储操作（如连续两次读操作）所需间隔的最小时间存储器带宽（数据传输率或数据吞吐率）：在单位时间中存储器传输数据的速率（3）可靠性对存储器的期望目标：大容量、速度快和低成本2、只读存储器的特性和适用范围① 半导体只读存储器 ROM 的特点正常工作时只能读出信息，而不能写入的随机存储器。信息的写入是通过特殊方法。与 RAM 相比：速度相当、结构简单、集成度高、造价低、功耗小、 可靠性高、无掉电信息丢失、无读出信息破坏、不需要刷新。与外存相比：都具有掉电信息不丢失的特点，但速度高。② 应用：（主要用来存放不需要改变的信息）存放软件： 如引导程序存放微程序掩模只读存储器 MROM：特点：存储的信息在芯片制造时，最后一道掩模(MASK)工艺由连线决定“0”和“1”；生产周期长；可靠性高，信息永不丢失。适用场合：大批量生产。一次性可编程只读存储器 PROM：特点：使用专用设备（编程器），用户一次性写入，故称为可编程（Programmable）。不可恢复，信息永久保存。适用于：小批量生产。可擦除的只读存储器 EPROM：特点：可多次擦除，通常有数千次擦除寿命； 外形上有玻璃 窗，避免日光或荧光灯照射。电擦除只读存储器 EEPROM：特点：隧道效应；内置升压电路，电信号擦除(Electrically Erasable) ；先擦后写；写入速度较慢，写一个数据的大约时间在 2-10ms 之间。应用：取代 EPROM，擦除方便，但成本较高。小容量串行接口的 E2PROM， 保存系统设置等参数。闪速存储器（Flash Memory）：特点：高速；高集成度、低成本、瞬时启动的固态盘；整片电擦除或按块电擦除，可擦除 100 万次；应用；可升级 BIOS ；U 盘；数码相机；掌上电脑；MP3 随身听3、并行存储器 基本思想：通过重复设置硬件为代价，实现并行存取来换取速度的提高。 （1）双端口存储器 基本思想：有两个访问端口，可以“同时”接受来自两方面的访问内存请求，从而实现并行以及高速的读写速度。 对用户透明： 两个访问端口独立工作， 对任何一方来说，不需要考虑另一方的存在。 仲裁逻辑：当两个端口试图在同一时间内访问同一地址单元时，由仲裁逻辑决定首先为哪一方服务 （2）多模块存储器 基本思想：并行设置多个存储模块，在一个存取周期内，多个存储模块同时存取多个字以提高整体速度。 分类：单体多字和多体单字两种方式。 （3）相联存储器 CAM(Content Addressable Memory) 按内容查找：常规存储器：地址 à 内容；相联存储器：内容 à 地址。 随机查找：按指定内容一次找出其所在位置，与所存位置无关，时间相同。4、高速缓冲存储器 Cache在 CPU 和主存之间引入速度更快的小容量存储器，称高速缓冲存储器（Cache Memory）。它存放当前最活跃的程序和数据的副本，使得在大部分情况下，CPU 访问的是Cache 而不是主存，大大提高了 CPU 访问内存的速度。 5、虚拟存储器（Virtual Memory）在主存与辅存之间，增加必要的硬件支持，经过操作系统的存储管理软件的管理，使主、辅存之间的信息交换，程序的再定位，地址的转换都能自动进行，使两者形成一个有机的整体。从而得到一个足够大的主存空间。由于程序员可以用到的空间远远大于主存的实际空间，但实际上不存在这么大的主存，故称“虚拟存储器”。6、主存储器的容量扩充计算存储芯片数量的方法：芯片数=存储器要求的容量/存储芯片的单片容量三种芯片组织的方法: 位扩展：存储单元字长的扩充。即每个存储单元二进制位数的扩展。例如：用 8 个16K×1 的芯片组成 16K×8 的存储器 字扩展：存储单元字数的扩充。即存储单元数的扩展。例如：用 4 个 16K×8 的芯片组成 64K×8 的存储器， 字位同时扩展：前两种方式的结合.例如：用 16K×1bit 的存储芯片扩充为 64K×8bits的存储器第五章 指令系统1、指令系统的基本概念程序：由一系列有序的指令构成。 指令：执行某种基本操作（一个独立的算术运算或逻辑运算）的命令。 指令系统：一台计算机的所有指令的集合，是软件和硬件的主要界面。 指令系统具备的特征：完备性 、高效性 、规整性 、兼容性 指令字长：一条指令中包含二进制代码的位数；取决于操作码的长度、操作数的地址的长度和操作数地址的个数；指令的长度有固定的，也有不固定的。为了充分利用存储空间，指令的长度；通常为字节的整数倍。指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。指令不同，所需的机器周期数也不同。对于一些简单的的单字节指令，在取指令周期中，指令取出到指令寄存器后，立即译码执行，不再需要其它的机器周期。对于一些比较复杂的指令，例如转移指令、乘法指令，则需要两个或者两个以上的机器周期。通常含一个机器周期的指令称为单周期指令，包含两个机器周期的指令称为双周期 指令。2、指令的格式 （1）指令的基本格式： 操作码字段 OP 地址码字段 AOP 用于说明该指令操作的性质及功能; A 地址码用来给出被操作对象的信息。包括参加运算的操作数或操作数的地址、运算结果的保存地址及下一条指令的地址等 （2）指令中地址码格式 四地址指令 OPA1A2A3A4指令完成的操作：（A1）OP（A2）—>A3 A4=下一条将要执行指令的地址 如果所有地址均是主存地址，则执行一条四地址指令，需要访问 4 次主存。 直观但指令的长度太长 三地址指令 OPA1A2A3程序计数器 PC（Program Counter）存放当前要执行的指令地址 指令完成的操作：（A1）OP（A2）—>A3  （PC）+1—>PC 如果所有地址均是主存地址，则执行一条三地址指令，需要访问 4 次主存。 指令的长度较长，一般只在字长较长的大、中型机中使用 二地址指令 OPA1A2指令完成的操作：（A1）OP（A2）—>A1（或 A2）  （PC）+1—>PC 如果所有地址均是主存地址，则执行一条二地址指令，需要访问 4 次主存。 是最常用的指令格式。从操作数的物理位置来说，可把二地址指令可归结为三种类型：存储器-存储器（SS）型指令：参与操作的数都放在内存里，从内存某单元中取操作数，操作结果存放至内存另一单元中。因此机器执行这种指令需要多次访问内存。寄存器-寄存器（RR）型指令：需要多个通用寄存器或个别专用寄存器，从寄存器中取操作数，把操作结果放到另一寄存器中。机器执行这种指令的速度很快，不需要访问内存。寄存器-存储器（RS）型指令：执行此类指令，既要访问内存单元，又要访问寄存器一地址指令 OPA指令完成的操作：OP(A1)—>A1，（PC）+1—>PC  或：（Acc）OP（A）—>Acc，（PC）+1—>PC 累加寄存器（Accumulator，Acc），在完成两个数的算术运算时，不明显的给出第二操作数的地址，而是以隐含的方式规定累加器作为第二操作数的地址。一般用在某些字长较短的微型机中（如早期的 Z80、Intel 8080 等）零地址指令 OP这种指令有两种可能： 指令不需要操作数，如停机指令(HALT)、空操作指令(NOP)等。 所需的操作数是默认的，如默认在堆栈中。 (3) 指令中操作码格式 定长操作码： 操作码的长度固定，且集中放在指令字的一个字段中 操作码长度 n 位与操作种类 N 种之间的关系： N≤2n 特点：操作码规整，但字段的位使用率不高 在字长较长的计算机以及 RISC 上广泛使用，如 IBM370 机、VAX-11 变长操作码 操作码的长度是可变的，且分散地放在指令字的不同字段中。 位利用率高，但控制器复杂。在字长较短的微型机上广泛使用。3、寻址方式 寻找指令操作数的地址或下一条将要执行的指令地址的方法 (1)常用的数据寻址方式： 立即寻址： 形式地址 A 就是操作数本身 特点：指令的执行速度快，灵活性较差 寄存器寻址：（CPU 中的主要寄存器有：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、缓冲寄存器（DR）、通用寄存器（AC）、状态条件寄存器）形式地址 A 是寄存器号 特点：不需要访问存储器来取得操作数，可取得较高的运行速度 直接寻址： 形式地址就是操作数的有效地址，即：EA=A 特点：简单，但地址的位数受到指令字长的限制 间接寻址： 形式地址是操作数的有效地址的地址，即：EA=（A ） 特点：扩大了寻址范围 ，但至少需要访问两次主存，降低了指令的执行速度 寄存器间接寻址 ： 形式地址是寄存器号，寄存器的内容是操作数的有效地址 特点：能访问较大的主存空间，但克服直接寻址中指令过长的缺点 变址寻址 ： 有效地址 EA=（变址寄存器 Ri）＋D 通常用于字符串处理、数组运算等成批数据处理中 基址寻址： 有效地址 EA=（基址寄存器 Rb）＋D 通常用于多用户计算机系统中，逻辑地址到物理地址的转换 相对寻址 ： 有效地址 EA=（程序计数器 PC）＋形式地址 D 通常用于跳转指令中 堆栈寻址 ： 当使用堆栈指令对堆栈进行操作时，堆栈指令中的一个操作数隐含在 SP 指定单元中，不必在指令的地址码字段另加指定，这种寻址方式为堆栈寻址，是一种特殊的数据寻址方式，采用先进后出原理，分为寄存器堆栈和存储器堆栈。 主要用于子程序调用、递归调用等需要断点保存和现场保护的场合 (2)指令寻址 顺序寻址 ：通过程序计数器 PC 加 1，自动形成下一条指令的地址 跳跃寻址 ：是通过转移指令来实现 , 转移地址的形成方式有 3 种：直接、相对和间接寻址4、RISC 技术RISC：精简指令集计算机（Reduced Instruction Set Computer） （1）RISC 的主要特征：一定是流水 CPU优先选取使用频率较高的简单指令，避免指令复杂。指令长度固定，指令格式少，寻址方式种类少。只有存数/取数指令访问存储器，数据在寄存器和存储器之间传送。其余指令的操作都是在寄存器之间进行。CPU 中通用寄存器数量相当多。运算指令的操作数都在寄存器中存取。一个机器周期内完成一条指令。以硬布线控制逻辑为主，不用或少用微程序控制。一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间 （2）RISC 与 CISC（复杂指令系统计算机）的比较RISC 提高了计算机的运算速度，降低了执行程序；RISC 便于设计，能充分利用 VLSI 芯片的面积，降低设计成本，提高可靠性；RISC 简化了指令系统和机器硬件结构并有效的提高了对高级语言的支持。 指令格式： CISC 指令数多，寻址方式多，指令格式多。指令数一般大于 100 条，寻址方式一般大于 4 种，指令格式大于 4 种。 RISC 采用简单的指令格式和寻址方式，指令长度固定。指令数大都不超过 100 条，寻址方式在 2-3 种，指令格式限制在 2-3 种，指令长度固定。 执行时间： CISC 绝大多数指令需要多个时钟周期才能执行完成。 RISC 大部分指令可以在一个周期内完成。 指令的操作： CISC 各种指令都可访问存储器。 RISC 尽量都在 CPU 内的寄存器之间进行，只有 LOAD/STORE 指令访问存储器。 编译： CISC 难以用优化编译生成高效的目标程序。 RISC 优化编译技术。一是对寄存器分配进行优化，以减少对存储器的访问，二是对指令序列进行重新排序和调度，防止或减少流水