第 1 次作业一、单项选择题（本大题共 75 分，共 30 小题，每小题 2.5 分）1. 对于 JK 触发器，若 J=K，则可完成（）触发器的逻辑功能。A. A基本 R-SB. B时钟控制 R-SC. CDD. DT2. 要想对 4 位二进制编码的数进行译码，译码器的输出至少是（）位。A. A14B. B15C. C16D. D173. 8 位移位寄存器，串行输入时经（）个脉冲后，8 位数码全部移入寄存器中。A. A1B. B2C. C4D. D84. 一位 8421BCD 码译码器的数据输人线与译码输出线组合是（）。A. A4:16B. B1:10C. C4:10D. D2:45. 8：3 线优先编码器(74LS138)中，8 条数据输入线 I0～I7同时有效时，优先级最高为 I7线，则输出线的 Y2¯Y1¯Y0¯值应是( )。A. 000B. 010C. 101D. 1116. 某逻辑函数的原函数和反函数（）。A. A相等B. B不相等C. C不一定相等D. D相反7. 逻辑表达式 A+BC=（）。A. AABB. BA+CC. C（A+B）（A+C）D. DB+C8. 下列逻辑电路中，不是组合逻辑电路的是（）。A. A译码器B. B编码器C. C全加器D. D寄存器9. 如果某编码器的输入端 14 个，那么输出端至少有（）个。 A. A2B. B3C. C4D. D510. 一位 8421BCD 码计数器至少需要（）个触发器。A. A3B. B4C. C5D. D1011. 用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要（）个触发器。A. A2B. B6C. C7D. D8E. E1012. n 个变量函数的最小项是（）。A. An 个变量的积项，它包含全部 n 个变量B. Bn 个变量的和项，它包含 n 个原变量C. C每个变量都以原、反变量的形式出现，且仅出现一次D. Dn 个变量的和项，它不包含全部变量13. 下列说法中正确的是（）。A. AROM 仅可作为数据存储器B. BROM 仅可作为函数发生器C. CROM 既不可作为数据存储器，也不可作为函数发生器D. DROM 既可作为数据存储器，也可作为函数发生器14. 对于 T 触发器，若原态 Qn=0，欲使新态 Qn+1=1，应使输入 T=( )A. 0B. 1C. QD. Q¯15. 用反馈移位寄存器产生 11101000 序列，至少需要（）个触发器。A. A2B. B3C. C4D. D816. 只能读出数据，不能更改数据的存储器为（）。A. ARAMB. BROMC. CPROMD. DEPROM17. 若已知 XY＋YZ＋YZ=XY＋Z，判断等式（X+Y）（Y+Z）（Y+Z）=（X+Y）Z 成立的最简单方法是依据以下哪种规则（）。A. A代入规则 B. B对偶规则C. C反演规则D. D互补规则18. Moore 型时序电路的输出（）。A. A仅与当前外输入有关B. B仅与电路内部状态有关C. C既与外输入也与内部状态有关D. D与外输入和内部状态都无关19. 十六路数据分配器，其地址输入（选择控制）端有（）个。A. A4B. B8C. C16D. D220. 十六路数据选择器，其地址输入（选择控制输入）端有（）个。A. A16 个B. B2 个C. C4 个D. D8 个21. 要想对 3 位二进制编码的数进行译码，译码器的输出至少是（）位。A. A7B. B8C. C9D. D1022. Mealy 型时序电路的输出（）。A. A只与当前外输入有关B. B只与内部状态有关C. C与外输入和内部状态都有关D. D与外输入和内部状态都无关23. 假设逻辑变量的个数相同，下标为 i 的最小项和最大项的关系为( )。A. m i = M iB. m¯i=MiC. mi+Mi=0D. miMi=124. 某逻辑函数的对偶式和反函数（）。A. A相等B. B不相等C. C不一定相等D. D相反25. 对于 T 触发器，若原态 Qn=1，欲使新态 Qn+1=1，应使输入 T=( )A. 0B. 1C. QD. Q¯ 26. 用 n 个触发器设计一个计数器，可得到的最大计数长度（即计数模）为（）。A. NB. 2+nC. n2D. 2n27. 对于 J-K 触发器，输入 J=0，K=1，CP 脉冲作用后，触发器的次态应为（）。A. A0B. B1C. C不定D. D翻转28. 对于 D 触发器，欲使 Qn+1=Qn，应使输入 D=( )A. 0B. 1C. QD. Q¯29. 欲使 JK 触发器按 Qn+1=Qn工作，可使 JK 触发器的输入端( )。A. J=K=0B. J=K=1C. J=Q¯,K=QD. J=Q¯,K=130. 用 PLA 实现组合逻辑时应将函数（）；而用 ROM 实现组合逻辑时（）。A. A列出真值表；不对函数作任何化简B. B写成最小项之和；必须对函数进行化简C. C进行化简；不对函数作任何化简D. D写成最大项之积；必须将函数表示成或项二、多项选择题（本大题共 25 分，共 5 小题，每小题 5 分）1. 组合逻辑电路的结构特点，表现为（）。A. A有记忆功能B. B有反馈回路C. C不含记忆元件D. D无反馈回路2. 下列是“与或”式的有( )。A. AB+CDB. A(B+D)C. ABD. A+BD3. 下列是“或与”式的有( )。A. AB+CDB. A(B+D)C. AB D. A+B+D4. 下列哪些是正确的逻辑函数表达式的标准形式( )。A. F=ABB. F(A,B,C)=AC=BC. F=ABC+AB¯CD. F(A,B,C)=A¯B¯C¯+AB¯C5. 下列触发器中对输入没有约束条件的是（）。A. A基本RS触发器B. B钟控RS触发器C. CJ-K触发器D. DD触发器答案：一、单项选择题（75分，共 30 题，每小题 2.5 分）1. D 2. C 3. D 4. C 5. A 6. D 7. C 8. D 9. C 10. B 11. C 12. C 13. D 14. B 15. D 16. B 17. B 18. B 19. A 20. C 21. B 22. C 23. B 24. C 25. A 26. D 27. A 28. C 29. A 30. C 二、多项选择题（25分，共 5 题，每小题 5 分）1. CD 2. ACD 3. BD 4. D 5. CD