1 / 14东 北 大 学 继 续 教 育 学 院计算机组成与系统结构 复习题 一 、选择题1. 某计算机字长 16 位，它的存贮容量是 64KB，若按字编址，那么它的寻址范围是（ ）。A. 64K B. 32K C. 64KB D. 32 KB 2. 计算机操作的最小时间单位是（ ）。A．时钟周期 B．指令周期 C．CPU 周期 D．微周期3. 微程序控制器中，机器指令与微指令的关系是（ ）。A. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成4. 发生中断请求的条件之一是（ ）。A. 一条指令执行结束 B. 一次 I/O 操作结束C. 机器内部发生故障 D. 一次 DMA 操作结束5. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是（ ）。 A 11001011 B 11010110 C 11000001 D 110010016. 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。A.用程序计数器 PC 来产生后继微指令地址B.用微程序计数器 μPC 来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址课程名称: 计算机组成与系统结构 10 /3、设浮点数字长为 16 位，其中阶码是 5 位移码，尾数是 11 位补码（含 1 位数符），基值为2。请将十进制数（11/128）按上述格式表示成二进制规格化浮点数，并写出该格式的规格化浮点数表示数的范围。4、设 CPU 共有 16 根地址线，8 根数据线，并用 MREQ 作访存控制信号，用 R/W 作读写控制信号，现有 2K×4 位的 RAM 芯片和 2K×8 位的 ROM 芯片若干片，以及 74138 译码器和各种门电路(自定)，要求组成一个存储系统，其最大 4K 地址空间为系统程序区，与其相邻 2K 地址空间为用户程序区。(1)合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。(2)画出 CPU 与存储器的连接图，详细画出存储芯片的片选逻辑。课程名称: 计算机组成与系统结构 11 /第 4 题图 74138 译码器答案一、选择题1 2 3 4 5 6 7 8 9 10 11 12 13 14B A B C D C A A C B D C C D15 16 17 18 19 20 21 22 23 24 25 26 27 28B C C A B A D B C D D C A B29 30 31 32 33 34 35 36 37 38 39 40C B D B B B B B D B B D二、判断题1 2 3 4 5 6 7 8 9 10 11 12 13 14√ × √ × × × × √ × × × × √ √15 16 17 18 19 20 21× √ √ × √ √ ×三、填空题1. 并行 空间并行 时间并行2. 停止 CPU 访问 周期挪用 DMA 和 CPU 交替访问3. 容量大 速度快 成本低4. 指令寄存器 IR 程序计数器 PC 内存地址寄存器 AR5. 0 舍 1 入法 末位恒置 1 法四、综合题1、答： (1) X=00，D=20H，有效地址 EA=20H； (2) X=10，D=44H，有效地址 EA=110AH+44H=114EH； (3) X=11，D=DFH，有效地址 EA=1234H+DFH=1313H； (4) X=01，D=25H，有效地址 EA=0037H+25H=005CH；2、答：课程名称: 计算机组成与系统结构 12 /（1）屏蔽码设计如下表所示。 （2）作图如下。其中进入某级中断即刻被打断，用较短线段表示即可。3、答： 11/128 = 1011B×2-7 =0.1011000000B×2-3 真值-3 用 5 位移码表示为 24+（-3）=13=1101B 尾数 0.1011000 表示成 11 位补码为 0.1011000000 故 11/128 按题意要求的二进制规格化浮点表示为：1101；0.1011000000 （或写：0.1101000000×21101） 规格化的尾数负值范围-1~-0.5，规格化的尾数正值范围 0.5 ~（1-2-10）， 阶的范围是-16~+15 故有该格式规格化浮点数表示数范围如下-- 负值： -215 ~ -2-1×2-16 （2-1+2-10） 课程名称: 计算机组成与系统结构 13 /正值： 2-1×2-16 ~ （1-2-10）×215 其中 2-1可以写为（2-1+2-10）；另外写法上可以比较自由，四个最值对应相同即可。4、答：根据题目要求，系统程序区选用两片 2K×8 位的 ROM 芯片构成，用户程序区选用两片 2K×4位的 RAM 芯片构成。地址空间描述如下：ROM 芯片 1 对应的空间为：1111 1111 1111 11111111 1000 0000 0000ROM 芯片 2 对应的空间为： 1111 0111 1111 11111111 0000 0000 0000RAM 芯片 1、2（位扩展）对应的空间为：1110 1111 1111 11111110 1000 0000 0000连接图如下：课程名称: 计算机组成与系统结构 14 /课程名称: 计算机组成与系统结构 2 / 147. 微指令操作码长 9 位，采用字段直接编码方式，分 3 段每段 3 位。则共能表示 种微命令，最多可并行（ ）个。 A．21，3 B．9，9 C．24，2 D．18，38. 周期挪用方式常用于（ ）方式的输入/输出中 。A DMA B 中断 C 程序传送 D 通道 9. 中断向量地址是（ ）。A 子程序入口地址 B 中断服务例行程序入口地址C 中断服务例行程序入口地址的指示器 D 中断返回地址10. 冯·诺依曼机工作的基本方式的特点是（ ）。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址11. 计算机系统中的存贮器系统是指（ ）。A RAM 存贮器 B ROM 存贮器 C 主存贮器 D cache、主存贮器和外存贮器12. 相联存贮器是按（ ）进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式13. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ ）。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数课程名称: 计算机组成与系统结构 3 / 14D 数符与尾数小数点后第一位数字相同为规格化数14. 在定点二进制运算器中，减法运算一般通过（ ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器15. 在 CPU 中跟踪指令后继地址的寄存器是______。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器16. 采用 DMA 方式传送数据时，每传送一个数据就要用一个（ ）时间。A.指令周期 B.机器周期 C.存储周期 D.总线周期17. 在单级中断系统中，CPU 一旦响应中断，则立即关闭（ ）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A 中断允许 B 中断请求 C 中断屏蔽 D 中断保护18. 主存贮器和 CPU 之间增加 cache 的目的是（ ）。A 解决 CPU 和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量19. 为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存20. 定点 16 位字长的字，采用 2 的补码形式表示时,一个字所能表示的整数范围是（ ）。A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215 课程名称: 计算机组成与系统结构 4 / 1421. 某 SRAM 芯片，存储容量为 64K×16 位，该芯片的地址线和数据线数目为（ ）。A 64，16 B 16，64 C 64，8 D 16，16 22. 运算器虽有许多部件组成，但核心部件是（ ）。A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器23. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ ）。A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式24. 完整的计算机系统应包括（ ）。A 运算器、存储器、控制器 ；B 外部设备和主机 ；C 主机和实用程序 ；D 配套的硬件设备和软件系统 ；25. 某一 RAM 芯片，其容量为 512×8 位，包括电源和接地端，该芯片引出线的最小数目应是（ ）。A 23 B 25 C 50 D 1926. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是（ ）。A．节约元件 B 运算速度快C 物理器件的性能决定 D 信息处理方便27. CPU 响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器 PC 内容，而不是由软件完成，主要是为了（ ）。A 能进入中断处理程序，并能正确返回源程序 B 节省主存空间 C 提高处理机速度 课程名称: 计算机组成与系统结构 5 / 14D 易于编制中断处理程序 28. 采用虚拟存贮器的主要目的是（ ）。A 提高主存贮器的存取速度 B 扩大主存贮器的存贮空间，并能进行自动管理和调度 C 提高外存贮器的存取速度 D 扩大外存贮器的存贮空间 29. EEPROM 是指（ ）。 A. 只读存储器； B. 可两次擦除并编程的只读存储器； C. 电擦除可编程的只读存储器。 D. 随机读写存储器30. 水平型微指令与垂直型微指令相比，（ ）。 A. 前者一次只能完成一个操作 B. 后者一次只能完成一个操作 C. 两者都是一次只能完成一个操作 D. 两者都能一次完成多个操作31. 变址寻址方式中，操作数的有效地址等于（ ）。 A. 堆栈指示器内容加上形式地址（位移量） B. 程序计数器内容加上形式地址 C. 基值寄存器内容加上形式地址 D. 变址寄存器内容加上形式地址32. 属于发生中断请求的条件的是（ ）。 A. 一次逻辑运算结束 B. 一次 DMA 操作结束 C. 一次算术运算结束 D. 一条指令执行结束33. 由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通课程名称: 计算机组成与系统结构 6 / 14常用（ ）来规定。A．主存中读取一个数据字的最长时间B．主存中读取一个指令字的最短时间C．主存中读取一个数据字的平均时间D．主存中写入一个数据字的平均时间34. 在定点小数机中，（ ）可以表示－1。 A 原码 B 补码 C 移码 D 反码35. 已知 X 为整数，且[X]补 = 10011011，则 X 的十进制数值是( )。A. +155 B. –101 C. –155 D. +10136. 指令系统采用不同寻址方式的目的是( )。A. 实现存贮程序和程序控制；B. 缩短指令长度，扩大寻址空间，提高编程灵活性；。C. 可直接访问外存；D. 提供扩展操作码的可能并降低指令译码的难度；37. 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现( )。 A 堆栈寻址 ； B 程序的条件转移 ； C 程序的无条件转移 ； D 程序的条件转移或无条件转移 ；38. 双端口存储器所以能高速进行读 / 写，是因为采用( )。A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件39. 存储器位扩展是指增大了( )： A．字数 B．字长 C．速度 D．以上都不是40. 下列不属于微指令设计所追求的目标的是：( ) A．提高微程序的执行速度 B．缩短微指令的长度 C．提高微程序设计的灵活性 D．增大控制存储器的容量课程名称: 计算机组成与系统结构 7 / 14二 、判断题1. 计算机唯一能直接执行的语言是机器语言。（ ）2. 第一台电子数字计算机 ENIAC 采用的就是二进制表示数据。（ ）3. 一位十进制数用 BCD 码表示需要 4 位二进制码。（ ）4. 定点机算术运算会产生溢出是因为内存容量不够大。（ ）5. 浮点加减运算中，尾数溢出则表示浮点运算溢出。（ ）6. EPROM 是可改写的，因而也是随机存储器的一种。（ ）7. 半导体 RAM 信息可读可写，且断电后仍能保持记忆。（ ）8. 垂直型微指令采用较长的微程序结构去换取较短的微指令结构。（ ）9. 多体交叉存储器主要解决扩充容量问题。（ ）10. Cache 的功能由软硬件共同实现。（ ）11. 存储器主要用来存放程序。（ ）12. 运算器的功能是进行算术运算。（ ）13. 控制存储器用来存放实现全部指令系统的所有微程序。（ ）14. DRAM 必须刷新。（ ）15. 多体交叉存储器主要解决扩充容量问题。（ ）16. 信息序列 11001101 的偶校验位是 1。（ ）17. SRAM 和 DRAM 都是易失性的半导体存储器。（ ）18. 访问存储器的请求是由 CPU 发出的。（ ）19. 冯·诺依曼机工作方式的基本特点是按地址访问并顺序执行指令。（ ）20. Cache 对于各级程序员都是透明的。 （ ）21. CPU 访问存储器的时间是由存储器的容量决定的。（ ）课程名称: 计算机组成与系统结构 8 / 14三 、填空题1. 双端口存储器和多模块交叉存储器属于（ ）存储器结构。前者采用（ ）技术，后者采用（ ）技术。2. DMA 控制器访存采用以下三种方法：（ ）、（ ）、（ ）。3. 对存储器的要求是（ ），（ ），（ ），为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。4. CPU 中，保存当前正在执行的指令的寄存器为（ ），保存当前正在执行的指令的地址的寄存器为（ ），保存 CPU 访存地址的寄存器为（ ）。5. 在浮点加法算中，当尾数需要右移时，应进行舍入处理。常用的舍入方法有（ ）和（ ）这两种。四、综合题1、某微机的指令格式如下所示： 15 10 9 8 7 0操作码X D其中，D 表示位移量，X 为寻址特征位，且有：X=00——直接寻址；X=01——用变址寄存器 X1 进行变址寻址；X=10——用变址寄存器 X2 进行变址寻址；课程名称: 计算机组成与系统结构 9 / 14X=11——相对寻址。设（PC）=1234H，（X1）=0037H，（X2）=110AH（H 代表十六进制数），请确定下列指令中操作数的有效地址。(1)4420H (2)2244H (3)13DFH (4)3525H 2、某计算机有 5 级中断，硬件中断响应从高到低优先顺序是：I1→I2→I3→I4→I5。回答下列问题：（1）在下表中设计各级中断处理程序的中断屏蔽码（假设 1 为屏蔽，0 为开放），使中断处理优先顺序为 I5→I1→I4→I3→I2。（2）若在运行主程序的 t1 时刻（如下图所示），同时出现 I2、I3 级中断请求，而在 CPU 处理其中 I3 级中断过程中某时刻（记为 t2）又同时出现 I4、I5 级中断请求。请按（1）设定的中断处理次序在下图中画出 CPU 运行上述程序的轨迹，并在 t 轴上标注 t2 时刻。课程名称: 计算机组成与系统结构