1 / 9东 北 大 学 继 续 教 育 学 院计算机硬件技术基础 复习题 一、单选题1、若“与非”门输入为 A 和 B，只有当 A 、B 分别为_________时，输出Y=0。A 0，1 B 0，0 C 1，0 D 1，12、若一台计算机的字长为 4 个字节，这意味着它A 在 CPU 中运行的结果最大为 2 的 32 次方 B 在 CPU 中处理传送的数据为 32 位 C 能处理的数值最大为 4 位十进制数 9999 D 能处理的字符串最多为 4 个英文字母组成3、使用计算机时，突然断电，存储在下列设备中的信息将丢失的是 A U 盘 B ROM C RAM D 硬盘4、通常说 16 位主存储器容量为 64kB，表示主存储器的存储空间有A 1024×1024Byte B 16×1024Byte 课程名称: 计算机硬件技术基础 2 / 9C 160×1024Byte D 64×1024Byte5、完整的冯.诺依曼结构的计算机硬件包括A CPU、内存、键盘、显示器 B CPU、内存、磁盘、显示器 C CPU、存储器、键盘、显示器 D CPU、存储器、输入设备、输出设备6、微型计算机系统中的字长是由 的宽度决定的。A 系统总线 B 控制总线 C 数据总线 D 地址总线7、微型计算机系统中对内存的寻址空间是由______的宽度决定的。A 地址总线 B 系统总线 C 数据总线 D 控制总线8、下列 4 种不同进制的无符号数中最小的数是A 11011001B B 75 C 37(八进制数) D 2AH9、下列哪条指令可以使 AL 中的最高位置 1课程名称: 计算机硬件技术基础 3 / 9A AND AL，80H B XOR AL，80H C OR AL，80H D TEST AL，80H10、下列哪一项代表 CPU 的执行速度A MHzB CPSC LPMD MBytes11、下列数据中有可能是八进制数的是A 379 B 283 C 488 D 47712、下列说法正确的是A 静态 RAM、动态 RAM 都属易失性存储器，前者在电源不掉时，不易失 B 半导体 RAM 信息可读可写，且断电后仍能保持记忆 C 半导体 RAM 属易失性存储器，而静态 RAM 的存储信息是不易失的 D 静态 RAM 不用刷新，且集成度比动态 RAM 高，所以计算机系统上常使用它13、下列指令不正确的是______.A MOV BX, 3100H B MOV [BX], 3100H 课程名称: 计算机硬件技术基础 4 / 9C MOV BX, [3100H] D MOV [BX], [3100H]14、下面关于 Cache 的叙述，错误的是A 高速缓冲存储器简称 Cache B Cache 处于主存与 CPU 之间 C Cache 的速度远比 CPU 的速度慢 D 程序访问的局部性为 Cache 的引入提供了理论依据15、以下部件不属于计算机控制器的部件是_____.A 程序状态字寄存器B 算术逻辑单元C 程序计数器D 指令寄存器16、以下常见硬盘驱动器接口，错误的是A SCSIB ISAC IDED SATA17、以下对通用寄存器的描述，正确的是_____.A DX 常用于乘除指令数据运算 B BX 中不能存放地址数据C CX 可以存放 32 位数据D AX 只能存放 8 位二进制数18、以下硬盘的技术指标内容，错误的是课程名称: 计算机硬件技术基础 5 / 9A 转速B 传输率C 平均寻道时间D 厚度19、用晶体管作为电子器件制成的计算机属于A 第三代B 第二代C 第一代D 第四代20、运算器虽有许多部件组成，但其核心部分是_____.A 算术/逻辑单元B 数据总线C 多路开关D 通用寄存器21、在 CPU 中，控制器的功能是A 分析指令并发出相应的控制信号B 只控制 CPU 的工作C 进行算术运算D 进行逻辑运算22、在数据传送方式中，DMA 方式与中断方式相比，主要优点是______.A 传送程序简单B CPU 可分时工作C 传送速度快课程名称: 计算机硬件技术基础 6 / 9D CPU 不必查询 I/O 口的状态23、指令 MOV AX，[BX]的源操作数位于______。A 外设端口B 通用寄存器C 专用寄存器D 内存单元24、指令 MUL BX 执行后，乘积_____.A 高 16 位放在 AX 中B 低 16 位放在 DX 中C 低 16 位放在 BX 中D 高 16 位放在 DX 中25、指令 OUT 30H,AL 中 30H 是指______.A 立即数 B 内存单元C 寄存器D 外设端口26、中央处理器是指______.A 控制器B 运算器、控制器和主存储器C 运算器和控制器D 运算器27、主存储器与 CPU 之间增加 Cache 的目的是______.A 增大 CPU 的访问空间课程名称: 计算机硬件技术基础 7 / 9B 增大 CPU 寄存器的数量C 解决 CPU 与主存间的速度匹配问题D 扩大主存储器的容量二、论述题1、请描述 CPU 相应外部中断的过程，并分析为什么 8086 中断向量表的大小是1024 个字节？2、请描述计算机中存储系统的层次结构，并分析分析存储系统的优势。3、试述 8259A 中断响应过程？答案一、单选题1--5DBCDD 6--10CACCA11--15DADCB 16--20BADBA21--25ACDDD 26C 27C二、论述题1、"当 CPU 在 INTR 引脚上接受一个高电平的中断请求信号并且当前的中断允许标志为 1，CPU 就会在当前指令执行完后开始响应外部的中断请求，具体如下：1、从数据总线上读取外设送来的中断类型码，将其存入内部暂存器中;2、将标志寄存器的值推入堆栈;3、将标志寄存器中 IF 和 TF 清零;4、将断点保护到堆栈中;5、根据中断类型获取中断向量转入中断处理子程序;课程名称: 计算机硬件技术基础 8 / 96、处理完后恢复现场。中断向量就是中断服务程序的入口地址。中断向量表存放中断服务程序的入口地址，或者存放跳转到中断服务程序入口的转移指令。8086 的中断向量表位于RAM 区的 0000H~003FFH。因为 8086 支持 256 个中断，每个中断服务程序的入口地址是 4 个字节，共需要 1024 字节。"2、"所谓存储系统的层次结构，就是把各种不同存储容量、存取速度和价格的存储器按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中。目前，在计算机系统中通常采用三级层次结构来构成存储系统，主要由高速缓冲存储器Cache、主存储器和辅助存储器组成。存储系统多级层次结构中，由上向下分三级，其容量逐渐增大，速度逐级降低成本则逐次减少。整个结构又可以看成两个层次：它们分别是主存一辅存层次和 cache 一主存层次。这个层次系统中的每一种存储器都不再是孤立的存储器，而是一个有机的整体。它们在辅助硬件和计算机操作系统的管理下，可把主存一辅存层次作为一个存储整体，形成的可寻址存储空间比主存储器空间大得多由于辅存容量大，价格低，使得存储系统的整体平均价格降低。由于 Cache 的存取速度可以和 CPU 的工作速度相媲美，故 cache 一主存层次可以缩小主存和cPu 之间的速度差距，从整体上提高存储器系统的存取速度。尽管 Cache 成本高，但由于容量较小，故不会使存储系统的整体价格增加很多。 综上所述，一个较大的存储系统是由各种不同类型的存储设备构成，是一个具有多级层次结构的存储系统。该系统既有与 CPU 相近的速度，又有极大的容量，而成本又是较低的。其中高速缓存解决了存储系统的速度问题，辅助存储器则解决了存储系统的容量问题。采用多级层次结构的存储器系统可以有效的解决课程名称: 计算机硬件技术基础 9 / 9存储器的速度、容量和价格之间的矛盾。"3、"当有外部中断请求时，8259A 处理过程如下: （1）中断请求寄存器 IRR 接受外部中断请求并锁存，当中断屏蔽寄存器 IMR为 0 时，则中断请求进入优先权判别器 PR，由 PR 判断是否当前优先权最高？ 如果是，则 8259A 的 INT 为 1，向 CPU 的 INTR 发出中断请求；（2）当 CPU 的中断允许标志 IF=1，CPU 响应中断，发回 INTA*信号；8259A使中断服务寄存器 ISR 的相应位置 1，并将中断请求寄存器 IRR 的相应位清零，收到第二个 INTA*信号时，8259A 送出中断类型码到数据总线；（3）若允许中断嵌套，则由 8259A 的 PR 依据 ISR 中的状态，判断新的中断请求优先权是否高于正在服务的中断。若是，则送出 INT=1，向 CPU 的 INTR 发中断请求信号，从而实现中断嵌套。（4）当中断服务结束时，CPU 送出中断结束命令，使 8259A 清除 ISR 的相应位，从而结束一个中断服务。"课程名称: 计算机硬件技术基础